JPS6364079B2 - - Google Patents

Info

Publication number
JPS6364079B2
JPS6364079B2 JP5282080A JP5282080A JPS6364079B2 JP S6364079 B2 JPS6364079 B2 JP S6364079B2 JP 5282080 A JP5282080 A JP 5282080A JP 5282080 A JP5282080 A JP 5282080A JP S6364079 B2 JPS6364079 B2 JP S6364079B2
Authority
JP
Japan
Prior art keywords
easily melted
melted alloy
holes
patterns
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5282080A
Other languages
English (en)
Other versions
JPS56150897A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5282080A priority Critical patent/JPS56150897A/ja
Publication of JPS56150897A publication Critical patent/JPS56150897A/ja
Publication of JPS6364079B2 publication Critical patent/JPS6364079B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は多層プリント板の製造方法の改良に関
する。
従来より通信用電子機器、電子計算装置などに
は多くの部品を搭載し、それらの部品間の電気的
接続を効率良く行なうためプリント配線板が用い
られている。而して最近は半導体電子部品の製造
技術が進歩してIC、LSIなどの高密度集積回路が
出現するにおよびプリント配線板の配線密度も飛
躍的に増大し、そのため現在では複数枚のプリン
ト配線板を積層して1体化した多層プリント板が
用いられるようになつて来ている。このような多
層プリント板においては、その異なる層間の導体
を電気的に接続する手段が必要であり、その接続
方法が種々考案されている。その1つに第1図に
示す如き方法がある。この方法はプリント板1に
導体に接続して銅めつきされたスルーホール2の
上に半田めつき3を施し、このプリント板の複数
枚をスルーホールのランド2aが対向するように
重ね合わせたのち、加熱して半田3を溶融させ、
該部をバツト接合し、電気的および機械的な接続
を行なうようにしたものである。ところがこの方
法はランド2aの接合が平面同士の接合であるた
め半田の酸化物が接合部に残り易く、そのため電
気的接続が不完全になり易い欠点がある。本発明
はこの欠点を改良するため案出されたものであ
る。
このため本発明の多層プリント板の製造方法に
おいては絶縁基板の上に導体金属にてスルーホー
ル及びパターン等を形成し、該スルーホール及び
パターン等の上に第1の易溶合金をめつきし、そ
の上に第1の易溶合金より高融点の第2の易溶合
金球をフラツクスと共に載せ、該第2の易溶合金
の溶融温度より低く且つ第1の易溶合金の溶融温
度より高い温度に加熱して第2の易溶合金球をス
ルーホール及びパターン等にろう接し、次いで該
絶縁基板の複数枚を積み重ねたのち、第1の易溶
合金の溶融温度より高い温度に加熱して1体化す
る諸工程より成ることを特徴とするものである。
以下、添付図面に基づいて本発明の実施例につ
き詳細に説明する。
第2乃至第8図に本発明方法の製造工程の説明
図を示す。本発明方法は先ず第2図に示す如く通
常の方法でプリント板4にスルーホール5および
パターン6を形成する。次に第3図に示す如くこ
れらのスルーホール5およびパターン6の上に第
1の易溶合金7として例えば半田をめつき、コー
テイング、印刷等で被覆する。次に第4図の如く
第1の易溶合金より溶融点の高い第2の易溶合
金、例えば銀入り半田にて形成したボール8を位
置決め治具9により前記プリント板4のスルーホ
ール5およびパターン6の所定位置に載置し、フ
ラツクスを加え第2の易溶合金の融点より低く且
つ第1の易溶合金の融点より高い温度に加熱して
第2の易溶合金ボール8をろう付けする。しかる
のち第2の易溶合金位置決め治具9を取り除けば
第5図の状態になる。次いでこれを洗滌してフラ
ツクスを除いたのち第6図の如くその複数本を積
み重ね、(但し最上層のプリント板には第2の易
溶合金ボールは必要ない)第1の易溶合金の融点
より高い温度で加熱する。この場合加熱温度が第
2の易溶合金の融点より低い場合には第2の易溶
合金は溶融しないが第1の易溶合金が溶けて第7
図の如く第2の易溶合金ボール8を介してスルー
ホール同士およびパターン同士が接合される。ま
た第2の易溶合金の融点より高い温度に加熱すれ
ば、第8図に示す如く第2の易溶合金は溶融して
スルーホール同士およびパターン同士を接合す
る。このようにして多層プリント板が得られるの
である。
このような本発明方法の利点はスルーホール及
びパターンに第2の易溶合金ボールをろう付けす
るときはフラツクスを用いることができるので酸
化物の除去が容易であり、多層化時は第1の易溶
合金が溶けたときその表面の酸化皮膜が第2の易
溶合金ボールの曲面によつて突き破られるため共
に接合が完全に行なわれる。
以上説明した如く本発明の多層プリント板の製
造方法は第2の易溶合金ボールを用いることによ
りスルーホールおよびパターンの接合を完全に行
ない多層プリント板の信頼性を向上するものであ
る。なお本発明方法は第5図の状態にしたプリン
ト板に半導体素子を直接接合する、いわゆるフリ
ツプチツプボンデイングに応用することも可能で
ある。
【図面の簡単な説明】
第1図は多層プリント配線板の1例の断面図、
第2図乃至第8図は本発明にかかる実施例の多層
プリント板の製造方法の工程説明図である。 4……プリント板、5……スルーホール、6…
…パターン、7……第1の易溶合金、8……第2
の易溶合金ボール。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁基板の上に導体金属にてスルーホール及
    びパターン等を形成し、該スルーホール及びパタ
    ーン等の上に第1の易溶合金をめつきし、その上
    に第1の易溶合金より高融点の第2の易溶合金球
    をフラツクスと共に載せ、該第2の易溶合金の溶
    融温度より低く且つ第1の易溶合金の溶融温度よ
    り高い温度に加熱して第2の易溶合金球をスルー
    ホール及びパターン等にろう接し、次いで該絶縁
    基板の複数枚を積み重ねたのち、第1の易溶合金
    の溶融温度より高い温度に加熱して1体化する諸
    工程より成る多層プリント板の製造方法。
JP5282080A 1980-04-23 1980-04-23 Method of manufacturing multilayer printed board Granted JPS56150897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5282080A JPS56150897A (en) 1980-04-23 1980-04-23 Method of manufacturing multilayer printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5282080A JPS56150897A (en) 1980-04-23 1980-04-23 Method of manufacturing multilayer printed board

Publications (2)

Publication Number Publication Date
JPS56150897A JPS56150897A (en) 1981-11-21
JPS6364079B2 true JPS6364079B2 (ja) 1988-12-09

Family

ID=12925475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5282080A Granted JPS56150897A (en) 1980-04-23 1980-04-23 Method of manufacturing multilayer printed board

Country Status (1)

Country Link
JP (1) JPS56150897A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618996A (ja) * 1984-06-25 1986-01-16 株式会社日立製作所 多層配線板の製造方法
JPS61252699A (ja) * 1985-05-02 1986-11-10 株式会社日立製作所 多層配線板の製造方法
JPS62172795A (ja) * 1986-01-24 1987-07-29 松下電器産業株式会社 セラミツク多層基板
JPH01167079U (ja) * 1989-05-02 1989-11-22
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ

Also Published As

Publication number Publication date
JPS56150897A (en) 1981-11-21

Similar Documents

Publication Publication Date Title
US5317801A (en) Method of manufacture of multilayer circuit board
EP0650795B1 (en) Solder ball connections and assembly process
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
WO1991006977A1 (fr) Plaquette a circuits flexible pour le montage de circuits integres et procede de production de cette plaquette
JP2756184B2 (ja) 電子部品の表面実装構造
CN104956477A (zh) 布线基板
JP2606110B2 (ja) 多層基板およびその製造方法
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
JPH10135267A (ja) 実装基板の構造及びその製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP2549393B2 (ja) 回路基板の製造方法
JP2001217513A (ja) 回路基板
JP2850761B2 (ja) 多層配線基板及びその製造方法
JP2743110B2 (ja) 多層配線板の製造方法
JPS5930555Y2 (ja) プリント基板
JPH11168279A (ja) 多層回路基板及びその製造方法
JPH0637451A (ja) 多層印刷配線板及びその製造方法
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JPS63174337A (ja) 半田バンプの形成方法
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JPH0738218A (ja) 回路基板及びその製造方法
JPS6149499A (ja) フレキシブル多層配線基板
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JPS6175596A (ja) スルホール多層回路基板の製造方法
JPS59106193A (ja) プリント配線基板の多層化方法