JPS617700A - 電気部品のテ−プ収容方式 - Google Patents
電気部品のテ−プ収容方式Info
- Publication number
- JPS617700A JPS617700A JP59128705A JP12870584A JPS617700A JP S617700 A JPS617700 A JP S617700A JP 59128705 A JP59128705 A JP 59128705A JP 12870584 A JP12870584 A JP 12870584A JP S617700 A JPS617700 A JP S617700A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- present
- electric part
- containing system
- tape containing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 230000002250 progressing effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001055 chewing effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Packages (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、限定された同一特性範囲にある複数個の同種
半導体素子を収納し包装するテーピングチューニング用
バラクタダイオードにおいては、同一限定特性範囲にあ
る4ケをベアーとして使用されるため、第1図(a)に
示すように、4ケの倍数として少数個宛小袋に収容して
いる。
半導体素子を収納し包装するテーピングチューニング用
バラクタダイオードにおいては、同一限定特性範囲にあ
る4ケをベアーとして使用されるため、第1図(a)に
示すように、4ケの倍数として少数個宛小袋に収容して
いる。
然しなから此の方法は小袋への収容作業及び数量管理の
煩雑さ更に実際使用上に於いての紛失及び、個々半導体
の整理の煩雑さ等、幾多の問題が存在する。
煩雑さ更に実際使用上に於いての紛失及び、個々半導体
の整理の煩雑さ等、幾多の問題が存在する。
又、自動実装を前提とした接着テープ或いは、収納テー
プ等を利用した半導体素子の配列(以後テーピングと称
す)も第1図ら)および(clに示すように他のトラン
ジスタ等で進められており、チ瓢−ニング用バラクタダ
イオードもテーピング化が進められている。従来法によ
れば、1本のテープに連続にして、収納されるため、同
一限定特性範囲内のペアー品であることの区分が不明確
になる欠点を有する。
プ等を利用した半導体素子の配列(以後テーピングと称
す)も第1図ら)および(clに示すように他のトラン
ジスタ等で進められており、チ瓢−ニング用バラクタダ
イオードもテーピング化が進められている。従来法によ
れば、1本のテープに連続にして、収納されるため、同
一限定特性範囲内のペアー品であることの区分が不明確
になる欠点を有する。
(発明が解決しようとする問題点)
本発明の目的は、同一限定特性範囲内にある複数個の半
導体素子を簡便、且つ正確に収納維持し更に実際使用上
に於ける取扱い上の簡便さも併せ持った、電気部品のテ
ープ収容方式を提供するととにある。
導体素子を簡便、且つ正確に収納維持し更に実際使用上
に於ける取扱い上の簡便さも併せ持った、電気部品のテ
ープ収容方式を提供するととにある。
(問題点を解決するための手段)
本発明によれば限定された許容特性範囲内に有る複数個
の同種半導体素子のペアー品を同一列に配列し、複数配
列したテーピング方式を提供する。
の同種半導体素子のペアー品を同一列に配列し、複数配
列したテーピング方式を提供する。
(作 用)
本発明に従かうことにより、同一限定特性範囲内に有る
複数個の、半導体素子を簡便且−正確に収納維持するこ
とを可能とし実使用上での取扱いが簡便となる。
複数個の、半導体素子を簡便且−正確に収納維持するこ
とを可能とし実使用上での取扱いが簡便となる。
すなわち、本発明は従来品に比べ収容作業及び数量管理
を著るしく容易にし且つ本発明品の実使用に於ける整列
等の前作業を省略出来更に、異種特性等の混入製品紛失
等も完全に防止可能とし著・ るしく効果がある。
を著るしく容易にし且つ本発明品の実使用に於ける整列
等の前作業を省略出来更に、異種特性等の混入製品紛失
等も完全に防止可能とし著・ るしく効果がある。
(実施例)
次に、図面を参照して本発明をより詳細に説明する。
1pJ2図は、本発明の一実施例を示したものである。
同図(a)の場合には縦の配列4ケ、同図(b)の場合
には横の配列4ケは、同一限定特性範囲内にある素子で
あることを示しており、このような配列を複数配列一つ
のテープに形成している。このため、テープ上で素子は
同一限定特性範囲内であることが、明確になる。実施例
は4ヶ配列のチーーニング用バラクタダイオードについ
て示したが、他の電気部品についても用途等になり2ケ
ル10ケ位まその配列をとることが可能である。。
には横の配列4ケは、同一限定特性範囲内にある素子で
あることを示しており、このような配列を複数配列一つ
のテープに形成している。このため、テープ上で素子は
同一限定特性範囲内であることが、明確になる。実施例
は4ヶ配列のチーーニング用バラクタダイオードについ
て示したが、他の電気部品についても用途等になり2ケ
ル10ケ位まその配列をとることが可能である。。
第1図(a) y (b) 、 (clは従来品の例を
示す側部間および2つの平面図である。 第2図(a)、Φ)はそれぞれ本発明の一実施例を示す
平面図である。
示す側部間および2つの平面図である。 第2図(a)、Φ)はそれぞれ本発明の一実施例を示す
平面図である。
Claims (1)
- 近似する電気的特性の半導体素子を、接着テープ或いは
、収納テープに一列に配列し、該接着テープ或いは収納
テープに複数列に複数の半導体素子を配列したことを特
徴とした電気部品のテープ収容方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128705A JPS617700A (ja) | 1984-06-22 | 1984-06-22 | 電気部品のテ−プ収容方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128705A JPS617700A (ja) | 1984-06-22 | 1984-06-22 | 電気部品のテ−プ収容方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617700A true JPS617700A (ja) | 1986-01-14 |
Family
ID=14991385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59128705A Pending JPS617700A (ja) | 1984-06-22 | 1984-06-22 | 電気部品のテ−プ収容方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617700A (ja) |
-
1984
- 1984-06-22 JP JP59128705A patent/JPS617700A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3746157A (en) | Protective carrier for semiconductor devices | |
| US5794784A (en) | Tray for integrated circuits | |
| US2783416A (en) | Circuit housing | |
| US4852737A (en) | Packaging system for electrical connectors | |
| JPH0656168A (ja) | 特有のポケットを有する電子部品輸送テープ | |
| JPS617700A (ja) | 電気部品のテ−プ収容方式 | |
| US5370225A (en) | Tray arrangement for multiple lead integrated circuit components and the like | |
| US20020066693A1 (en) | Coded tray for holding packaged semiconductor devices | |
| JPH0337302B2 (ja) | ||
| US4842137A (en) | High density magazine for electrical connectors | |
| KR950028594A (ko) | 싱글 포인트 본딩 방법 | |
| EP0370830A3 (en) | Semiconductor laser device having a plurality of active layers | |
| JPS6128221B2 (ja) | ||
| JP2000281170A (ja) | Icトレイ | |
| CN218520062U (zh) | 便捷性较高的托盘以及托盘堆叠组件 | |
| JPS62239515A (ja) | 電子部品のテ−ピング方法 | |
| JPH01152640A (ja) | 半導体ウェハーカセット | |
| JPS5988840A (ja) | キヤリア治具 | |
| US3249819A (en) | Electrical component carrier | |
| JPH0437587B2 (ja) | ||
| JPH01167065A (ja) | 電子部品集合体 | |
| JPH04201886A (ja) | Smdモジュール | |
| JPH02170453A (ja) | 電子部品のリードフレーム構造 | |
| JPH0771988B2 (ja) | 精密部品搬送用トレー | |
| JPH03272158A (ja) | 半導体装置用キャップ及びその組立て方法 |