JPS6177277A - 電子部品の接続構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子部品の接続構造に関する。

〔従来の技術〕

最近、高画素密度の表示体を用いた液晶テレビ等の表示
装置の開発が活発に進められている。この種の表示装置
は小ヲ、薄型にまとめあげる必要性が高いため、特に表
示体と駆動回路（一般的にはＬＳＩ等から成る）との接
続構造が重要なポイントとなる。

従来、高画素密度の表示体と駆動回路との接続構造は第
５図に示す如く、回路パターン１ａを形成したＦＰＣ等
から成る回路基板１に駆動回路を成すＬＳＩチップ２を
、ＴＡＢ、ＣＣＢあるいはワイヤーボンディング等の手
法てて実装し、完成回路基板を形成し、該完成回路基板
と、表示体６を構成するガラス基板４上に画素電極５と
同一の工程にて形成されたＴＴＯ等の透明電極から成る
信号電極６とを有機系のコネクター７を介して、加圧部
材８にて加圧接続する接続構造が取られていた。

〔発明が解決しようとする問題点〕

しかしながら、上記する従来技術によると、■　高画素
密度表示体のため信号電極の微細化及び多ピン化のため
、位置精度及びコネクター分解能等の余裕度がなく、安
定接続が困難であり、さらには接続信頼性の低下等の問
題を有する。

■　（Ｌ　Ｓ　Ｉチップ）−（回路パターン）−（コネ
クター）−（信号電極）といった構成のため接続点数が
多く、信頼性の低下要因となる。

■　微細回路基板の作成を要するため、製造歩留りヲ高
（望めずコストアップをもたらす。

■　ＬＳＩチップ実装に於ては微細ピッチ、多ピンポン
ディングが必要で、工数の増大、歩留りの低下’Ｊ、コ
ストアンプをもたらす。

■　表示体と完成回路基板の配置上、実装サイズの小型
化に対し障害となる。

等の多くの問題点を有するものであった。

本発明はかかる問題点に着目し、高画素密度な表示体に
対しても、接続ピンチの低下及び接続点数の増大を伴わ
ない安定かつ高信頼で、部品コスト及び製造コストが安
価で製造工程の難易化を伴わず、さらには小型実装が可
能な接続構造を提供することにある。

〔問題を解決するための手段〕

上記目的を達成するため本発明の要旨とするところは、
表示体を構成するガラス基板上、および駆動回路を成す
Ｌ　Ｓ　Ｉチン１表面に、それぞれ相対応した７トリツ
クス状の多端子電極群を形成し、該ガラス基板と該ＬＳ
Ｉチップ間に、該多端子電極群に対応した導電部を配置
した接続部材を介し接続を成す構造に於て、該接続部材
の前記Ｌ　Ｓ　Ｉチップ電極の一部と電気的接続を有す
る回路パターンを設け、ＬＳＩチップへの電源、信号等
を供給する様、構成したものである。

〔作用〕

上記する構造によると、Ｌ　Ｓ　Ｉチップとガラス基板
上の電極は接続部材の導電部を介し接続され、Ｌ　Ｓ　
Ｉチップへの電源、信号等の入力は、“２続部材上に形
成された回路パターンによって供給されるため、該接続
部材によって、従来技術に於る、回路基板とコネクター
を兼合せることカー出来、部品点数の削減、実装面積の
小型化に寄与し、又マトリックス状多端子電極群による
接続のため接続ピンチの極端な低下、接続点数の増大も
なく信頼性の向上、歩留りの向上に寄与し、さらにはＬ
ＳＩチップの交換性の容易化により特に多チツプ実装に
於る歩留り向上に大ぎく寄与するものである。

〔実施例〕

以下本発明の実施例を第１図、第２図、第３図によって
説明する。第１図は本発明に於る平面図、第２図は第１
図に於るＡ−Ａ断面図、第３図は本発明に於る接続部材
を示す。

１６は表示体、１４は表示体１３を構成するガラス基板
で、該ガラス基板１４上には画素電極１５と同一工程に
て形成されたＴＴＯ等の透明電極から成る信号電極群１
６が形成され、該信号電極群１６はマトリックス状の多
端子電極群から成る。１２は駆動回路を成すＬＳＩチッ
プで、該Ｌ　Ｓ　Ｉチップ１２の表面には前記信号電極
群１６に対応した７トリツクス状多端子電極群を成す突
起電極１２ａが形成されている。前記ＬＳＩチップ１２
と前記信号電極群１６とは、前記マトリックス状多端子
電極群に対応した位置に、厚み方向に導電性を有した導
電部１１を配するとともに平面方向には絶縁性を有して
成る接続部材１０を介し、加圧部材１７にて加圧接続さ
れている。さらに該接続部材１０には、Ｌ　Ｓ　Ｔチ、
プ１２の入力端子に対応した前記導電部１１と電気的接
続を持った平面的な回路パターン１０ａが形成され、こ
の回路パターン１０ａを介してＬＳＩチップ１２および
表示体１６より成るブロック体の外部から電源、信号等
の入力を供給するものである。

前記接続部材１０ば、両面にＣｕ箔を有するＦＰＣの様
なシート状基板にマトリックス状多端子電極群に対応し
て貫通孔をドリル、パンチ、エツチング等の手法で明け
、該貫通孔にシリコーンゴム等をベースとし導電性フィ
ラー（ＣあるいはＮ１、Ａｕ、Ａ、ｇ、Ｃｕ等のメタル
から成る）を混入したエラストマーを圧入、加硫した後
、前記回路パターン１０ａを形成するごとくエツチング
加工することにより製作することが出来る。又回路パタ
ーン１０ａは印刷等の手法に於ても可能である。

以上の説明では部分的に導電性材料を配した接続部材で
説明して来たが、ランダム分散型の異方性感圧を接続部
材に印刷、蒸着等の手法で回路パターンを形成した接続
部材でも可能である。

又今迄、ガラス基板とＬＳＩチップの接続について説明
して来たが、セラミック、ＰＣＢ、ＦＰＣ、ガラス等の
同種基板あるいは異種基板間の接続でも゛、各種基板と
他の電子部品間の接続に於ても適応可能である。第４図
は本発明に於る他の実施例を示す接続部材の平面図で、
入力電極以外の配線を形成した例を示す。

〔発明の効果〕

上記する説明の如く本発明によると、表示体の高画素密
度化に対して、接続ピンチの極端な低下もな（、接点数
を最少限に押えることができ、部品点数が少なくてすむ
ため、高信頼性で超小型化な電子部品の接続構造に対し
大きな効果を有するものである。

【図面の簡単な説明】

第１図は本発明を示す平面図、第２図は第１図に於るＡ
−Ａ断面図、第３図は接続部材を示す平面図、第４図は
接続部材カ他の実施例を示す平面図、第５図は従来技術
に於る断面図。 １０・・・・・・接続部材、１０ａ・・・・・・回路パ
ターン、１１・・・・・導電部、１２．２・・・・・・
ＬＳＩチップ、１２ａ・・・・・・突起電極、１６．６
・・・・・・表示体、１４．４・・・・・・ガラス基板
、 １５．５・・・・・・画素電極、１６・・目・・信号電
極群、１７・・・・・・加圧部材、１・旧・・回路基板
、１ａ・・・・・・回路パターン、６・・・・・・信号
電極、７・・・・・コネクター、８・旧・・加圧部材。 特許出願人　シチズン時計株式会社 第１図 第２図 第３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）厚み方向に対しては導電性を有し、かつ平面方向
   に対しては絶縁性を有するシート状導電異方性接続部材
   を、２つの電子部品にそれぞれ設けられた接続用電極群
   相互間に介在させることにより、前記２つの電子部品間
   を電気的に接続する様に構成された電子部品の接続構造
   に於て、前記シート状導電異方性接続部材の前記接続用
   電極群対応部の少なくとも一部と電気的に導通された平
   面回路パターンを設け、該平面回路パターンを介して、
   前記２つの電子部品の少なくとも一方に対して外部より
   電源あるいは信号等を供給するように構成したことを特
   徴とする電子部品の接続構造。
2. （２）２つの電子部品が、それぞれ基板部材であること
   を特徴とする特許請求の範囲第１項記載の電子部品の接
   続構造。