JPS6177429A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS6177429A JPS6177429A JP59199853A JP19985384A JPS6177429A JP S6177429 A JPS6177429 A JP S6177429A JP 59199853 A JP59199853 A JP 59199853A JP 19985384 A JP19985384 A JP 19985384A JP S6177429 A JPS6177429 A JP S6177429A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- filter
- input
- pll circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は広帯域動作時と狭帯域動作時に切り換えられる
ＰＬＬ回路に関する。
ＰＬＬ回路に関する。
ＰＬＬ回路は一般的に第４図に示す如く構成されている
。すなわち入力信号が一方の入力端子に入力される位相
比較器１と、その出力が供給されるループフィルタ２と
、ループフィルタ２からの信号を増幅する増幅器３と、
増幅器３の出力に対応した周波数の信号を出力して位相
比較器１の他方の入力端子に供給する電圧制御発振器４
とより６町成されている。この回路の入力位相ｉ７ｉと
出力位相θ０に対する閉ループ特性Ｈ（ｓ）＝θ０／θ
ｉは、位相比較器１．ループフィルタ２、増幅器３及び
電圧制御発１辰器４の伝達関数を各々に□。
。すなわち入力信号が一方の入力端子に入力される位相
比較器１と、その出力が供給されるループフィルタ２と
、ループフィルタ２からの信号を増幅する増幅器３と、
増幅器３の出力に対応した周波数の信号を出力して位相
比較器１の他方の入力端子に供給する電圧制御発振器４
とより６町成されている。この回路の入力位相ｉ７ｉと
出力位相θ０に対する閉ループ特性Ｈ（ｓ）＝θ０／θ
ｉは、位相比較器１．ループフィルタ２、増幅器３及び
電圧制御発１辰器４の伝達関数を各々に□。
Ｆ （ｓ） 、 Ｋ、及びに３／ｓとすると。
Ｈ（ｓ）＝に１に、に、Ｆ（ｓ）／ｓ（１＋に、に、に
３Ｆ（ｓ）／ｓ）”’ （１）となり、ループフィル
タ２の伝達関数Ｆ （ｓ）に大きく依存している６一般
的にループフィルタ２の伝達関数Ｆ （ｓ）は、 Ｆ （ｓ）＝（１＋Ｔ、 ｓ）／ （１＋Ｔ１５） ”
’ ”’ ”’ ”’ ”’ ”’ ”’ （２）なる
ラグリード特性とすることが多い（ここにおいてＴ□、
′ｒ、は時定数を各々表す）。その場合上記（１）式は
上記（２）式を代入し、ＫＬＫ、に３＝にとして。
３Ｆ（ｓ）／ｓ）”’ （１）となり、ループフィル
タ２の伝達関数Ｆ （ｓ）に大きく依存している６一般
的にループフィルタ２の伝達関数Ｆ （ｓ）は、 Ｆ （ｓ）＝（１＋Ｔ、 ｓ）／ （１＋Ｔ１５） ”
’ ”’ ”’ ”’ ”’ ”’ ”’ （２）なる
ラグリード特性とすることが多い（ここにおいてＴ□、
′ｒ、は時定数を各々表す）。その場合上記（１）式は
上記（２）式を代入し、ＫＬＫ、に３＝にとして。
Ｈ（ｓ）＝（ｓＫＴ、／Ｔ１＋に／Ｔ１）／（ｓ”＋ｓ
（１＋にＴ、 ）／Ｔ、 ＋に／Ｔ１）・・・・・・・
・・・・・（３） なる２次特性となる。上記（３）式は、Ｈ（ｓ）＝（ｓ
（２ζ−ＣＩｔ ｎ／Ｋ）＋ （１１ｎ” ）／ （ｓ
” ＋２ζ（１１ｎｓ＋ （１１ｎ” ）・・・・・・
・・・・・・（４） と書き代えることができる。ここでωｎはＰＬＬ回路の
固有周波数であり、 ωｎ＝（に／Ｔ１））’ ・・・・・・・・・・・・・
・・・・・・・・・・・・旧・・・・・（５）となり、
またζはその減衰率であり、 ζ＝（Ｔ、＋ｌ／Ｋ）（Ｋ／Ｔ１）片／２＝（Ｔ、＋１
／Ｋ）（、＋ｎ／２・・・・・・・・・・・・（６） となる。
（１＋にＴ、 ）／Ｔ、 ＋に／Ｔ１）・・・・・・・
・・・・・（３） なる２次特性となる。上記（３）式は、Ｈ（ｓ）＝（ｓ
（２ζ−ＣＩｔ ｎ／Ｋ）＋ （１１ｎ” ）／ （ｓ
” ＋２ζ（１１ｎｓ＋ （１１ｎ” ）・・・・・・
・・・・・・（４） と書き代えることができる。ここでωｎはＰＬＬ回路の
固有周波数であり、 ωｎ＝（に／Ｔ１））’ ・・・・・・・・・・・・・
・・・・・・・・・・・・旧・・・・・（５）となり、
またζはその減衰率であり、 ζ＝（Ｔ、＋ｌ／Ｋ）（Ｋ／Ｔ１）片／２＝（Ｔ、＋１
／Ｋ）（、＋ｎ／２・・・・・・・・・・・・（６） となる。
固有周波数ωｎはＰＬＬ回路の即応性を表し。
その値が大きい程回路が広帯域であることになり、入力
信号の速い位相変化にも追従し、位相同期に要する時間
も短くなる反面、入力信号中に含まれるノイズ成分にも
応答し易くなり、ノイズによる同期外れが起こり易くな
る。一方減衰率ζは入力信号が印加されてから安定する
までの過渡応答の状態を表すが、（６）式から明らかな
如くノイズ成分に対する応答性とも関連し、一般的には
そのＰＬＬ回路に対して要求される諸条件により０゜５
から１の間の値に設定される。入力信号が与えられてか
ら位相が同期する迄に要する時間が短く、かつ−立位相
同期した後は入力信号の正常な変動に対しては良く追従
し、入力信号中に含まれるノイズ成分に対してはなるべ
く追従しないことが望まれるが、これらは相反する条件
であるから実際には固有周波数ωｎと減衰率ζは適当な
妥協点としての値に設定されるのが一般的である。そし
て非常に早い位相同期時間とノイズに対する非常に強い
安定性が両方共厳格に要求される場合は、ある時点にお
いてＰＬＬ回路の帯域特性を切り換えるようにしている
。
信号の速い位相変化にも追従し、位相同期に要する時間
も短くなる反面、入力信号中に含まれるノイズ成分にも
応答し易くなり、ノイズによる同期外れが起こり易くな
る。一方減衰率ζは入力信号が印加されてから安定する
までの過渡応答の状態を表すが、（６）式から明らかな
如くノイズ成分に対する応答性とも関連し、一般的には
そのＰＬＬ回路に対して要求される諸条件により０゜５
から１の間の値に設定される。入力信号が与えられてか
ら位相が同期する迄に要する時間が短く、かつ−立位相
同期した後は入力信号の正常な変動に対しては良く追従
し、入力信号中に含まれるノイズ成分に対してはなるべ
く追従しないことが望まれるが、これらは相反する条件
であるから実際には固有周波数ωｎと減衰率ζは適当な
妥協点としての値に設定されるのが一般的である。そし
て非常に早い位相同期時間とノイズに対する非常に強い
安定性が両方共厳格に要求される場合は、ある時点にお
いてＰＬＬ回路の帯域特性を切り換えるようにしている
。
第５図及び第６図は斯かる帯域切換のための従来の構成
を表している。第５図は帯域切換信号によって増幅器３
の利得を切り換えるようにしたものである。すなわち（
５）式より明らかな如く、固有周波数ωｎは定数Ｋ（＝
に、に、に、）の１７２乗に比例するので、広帯域時に
おいてに２である増幅器３の伝達関数を狭帯域時におい
てはに２′に切り換えることにより固有周波数ωｎを、
従ってＰＬＬ回路の特性を切り換えることができる。
を表している。第５図は帯域切換信号によって増幅器３
の利得を切り換えるようにしたものである。すなわち（
５）式より明らかな如く、固有周波数ωｎは定数Ｋ（＝
に、に、に、）の１７２乗に比例するので、広帯域時に
おいてに２である増幅器３の伝達関数を狭帯域時におい
てはに２′に切り換えることにより固有周波数ωｎを、
従ってＰＬＬ回路の特性を切り換えることができる。
−力筒６図はループフィルタ２の特性を帯域切換信号に
よって切り換えるようにしたものである。
よって切り換えるようにしたものである。
すなわち人力に対して直列に接続された抵抗Ｒ１と、入
力に対して並列に接続された抵抗Ｒ２とコンデンサＣと
の直列回路とよりなるフィルタのうち、広帯減時選択接
続されている抵抗Ｒ１とＲ２を狭帯域動作時Ｒ□′とＲ
２′とにスイッチ５．６により各々切り換えるものであ
る。これにより（２）式においてＴ１” Ｃ（Ｒｘ ＋
Ｒ２） 、Ｔ ２ ＝ＣＲｚ ＋ Ｔ ’、：Ｃ（Ｒ
’１＋Ｒ’Ｚ） 、Ｔ″、＝ＣＲ’２として、広帯域時
における伝達関数Ｆ（ｓ）が。
力に対して並列に接続された抵抗Ｒ２とコンデンサＣと
の直列回路とよりなるフィルタのうち、広帯減時選択接
続されている抵抗Ｒ１とＲ２を狭帯域動作時Ｒ□′とＲ
２′とにスイッチ５．６により各々切り換えるものであ
る。これにより（２）式においてＴ１” Ｃ（Ｒｘ ＋
Ｒ２） 、Ｔ ２ ＝ＣＲｚ ＋ Ｔ ’、：Ｃ（Ｒ
’１＋Ｒ’Ｚ） 、Ｔ″、＝ＣＲ’２として、広帯域時
における伝達関数Ｆ（ｓ）が。
Ｆ （ｓ）＝（１＋ｓＣＲ，）／ （１＋ＳＣ（Ｒ１，
”Ｒ２）） ・・・・＝ ”・（７）となり、狭帯域
時における伝達関数Ｆ’（ｓ）が。
”Ｒ２）） ・・・・＝ ”・（７）となり、狭帯域
時における伝達関数Ｆ’（ｓ）が。
Ｆ’（Ｓ）＝（１＋ｓＣＲ’ｉ）／（１＋５ｃ（Ｒ’ｔ
＋Ｒ’Ｗ） ＋＋＋＋＋ （８）となる。（５）式から
明らかな如く、固有周波数ωｎは時定数Ｔ、 （Ｔ’
、）の逆数の１／２乗に比例するから、（Ｒ１＋Ｒ２）
＜ （Ｒ’１＋Ｒ’ｚ）とすることにより広帯域時にお
ける固有周波数ωｎの値を狭帯域時における場合の値よ
り大きくすることができる。
＋Ｒ’Ｗ） ＋＋＋＋＋ （８）となる。（５）式から
明らかな如く、固有周波数ωｎは時定数Ｔ、 （Ｔ’
、）の逆数の１／２乗に比例するから、（Ｒ１＋Ｒ２）
＜ （Ｒ’１＋Ｒ’ｚ）とすることにより広帯域時にお
ける固有周波数ωｎの値を狭帯域時における場合の値よ
り大きくすることができる。
ところで第５図に示した如く増幅器３の利得を制御して
ＰＬＬ回路の帯域を切り換えると、（６）式から明らか
な如く固有周波数ωｎが変化すると同時に減衰率ζも変
化してしまうことになる。また広帯域時と秋４Ｆ域時に
おける固有周波数ωｎの比が、例えば３０倍程度必要な
場合、増幅器３の利得を９００倍も変える必要が生じ、
実際的にはそのような回路を実現することが困難になる
。
ＰＬＬ回路の帯域を切り換えると、（６）式から明らか
な如く固有周波数ωｎが変化すると同時に減衰率ζも変
化してしまうことになる。また広帯域時と秋４Ｆ域時に
おける固有周波数ωｎの比が、例えば３０倍程度必要な
場合、増幅器３の利得を９００倍も変える必要が生じ、
実際的にはそのような回路を実現することが困難になる
。
−力筒６図に示した如くループフィルタ２の特性を制御
する場合は２つの定数（Ｒ１、Ｒ，）を切り換えている
ので、固有周波数ωｎと減衰率ζを独立に設定すること
が可能であるが、固有周波数ωｎの比を３０倍程度とす
る場合、やはり抵抗値を９００倍程程度化させる必要が
ある。従ってループフィルタ２としての入出力インピー
ダンスが帯域切換時の前後において著しく変化すること
になり、その前後段に接続されている位相比較器１や増
幅器３の設計が非常に困難かつ高価なものとなる６ 〔問題点を解決するための手段〕 第１図は本発明におけるＰＬＬ回路のループフィルタ２
の構成を表している。ＰＬＬ回路のその他の基本的構成
は第４図に示した場合と同様であるので詳述は省略する
。本発明においてはループフィルタ２が広帯域動作時に
動作する第１のフィルタ１０と、狭帯域動作時に動作す
る第２のフィルタ１１とを有している。フィルタ１０．
１１は入力に対して直列に接続された抵抗Ｒ□又はＲ′
１と、入力に対して並列に接続された抵抗Ｒ２又はＲ′
２とコンデンサＣ又はＣ′の直列回路より各々構成され
ている。抵抗Ｒ□とＲ２の接続点と、抵抗Ｒ′、とＲ′
２の接続点はスイッチ１２の接点Ｗ又はＮに各々接続さ
れている。１３は入力端がコンデンサＣに、また出力端
がスイッチ１４の接点Ｗを介してコンデンサＣ′ に各
々接続されている増幅器である。スイッチ１２．１４は
帯域切換信号により、広帯域動作時又は狭帯域動作時に
おいて接点Ｗ側又はＮ側に各々切り換えられるようにな
っている。抵抗Ｒ１，Ｒ，及びコンデンサＣは、広帯域
動作時において所定の位相同期時間を達成し、かつ所定
の過渡応答をするような固有周波数ωｎと減衰率ことが
得られるように式（５）、（６）に従って所定の値に設
定されている。また抵抗Ｒ′１、 Ｒ’２及びコンデン
サＣ′の値も、狭帯域動作時において固有周波数ω′ｎ
の値が、広帯域動作時における固有周波数ωｎの値より
小さくなるよう ゛に、また減衰率ζ′が所定の値（一
般的には０゜５から１）となるように各々設定され、位
相同期した後ノイズに応答し麗いようになされている。
する場合は２つの定数（Ｒ１、Ｒ，）を切り換えている
ので、固有周波数ωｎと減衰率ζを独立に設定すること
が可能であるが、固有周波数ωｎの比を３０倍程度とす
る場合、やはり抵抗値を９００倍程程度化させる必要が
ある。従ってループフィルタ２としての入出力インピー
ダンスが帯域切換時の前後において著しく変化すること
になり、その前後段に接続されている位相比較器１や増
幅器３の設計が非常に困難かつ高価なものとなる６ 〔問題点を解決するための手段〕 第１図は本発明におけるＰＬＬ回路のループフィルタ２
の構成を表している。ＰＬＬ回路のその他の基本的構成
は第４図に示した場合と同様であるので詳述は省略する
。本発明においてはループフィルタ２が広帯域動作時に
動作する第１のフィルタ１０と、狭帯域動作時に動作す
る第２のフィルタ１１とを有している。フィルタ１０．
１１は入力に対して直列に接続された抵抗Ｒ□又はＲ′
１と、入力に対して並列に接続された抵抗Ｒ２又はＲ′
２とコンデンサＣ又はＣ′の直列回路より各々構成され
ている。抵抗Ｒ□とＲ２の接続点と、抵抗Ｒ′、とＲ′
２の接続点はスイッチ１２の接点Ｗ又はＮに各々接続さ
れている。１３は入力端がコンデンサＣに、また出力端
がスイッチ１４の接点Ｗを介してコンデンサＣ′ に各
々接続されている増幅器である。スイッチ１２．１４は
帯域切換信号により、広帯域動作時又は狭帯域動作時に
おいて接点Ｗ側又はＮ側に各々切り換えられるようにな
っている。抵抗Ｒ１，Ｒ，及びコンデンサＣは、広帯域
動作時において所定の位相同期時間を達成し、かつ所定
の過渡応答をするような固有周波数ωｎと減衰率ことが
得られるように式（５）、（６）に従って所定の値に設
定されている。また抵抗Ｒ′１、 Ｒ’２及びコンデン
サＣ′の値も、狭帯域動作時において固有周波数ω′ｎ
の値が、広帯域動作時における固有周波数ωｎの値より
小さくなるよう ゛に、また減衰率ζ′が所定の値（一
般的には０゜５から１）となるように各々設定され、位
相同期した後ノイズに応答し麗いようになされている。
そして広帯域時における固有周波数ωｎと狭帯域時にお
ける固有周波数ω′ｎとの比が例えば３０倍程度である
ときは１時定数Ｔ１（＝Ｃ（Ｒ１＋Ｒ，））とＴ’、（
＝Ｃ’（Ｒ’１＋Ｒ，’）） が、Ｔ’ 、 、９０
０Ｔ□・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・（９）となるよう
に設定されている。これは例えば抵抗Ｒ工とＲ２の和を
抵抗Ｒ″□とＲ２′の和と略々等しくシ、コンデン号す
Ｃ′の値をコンデンサＣの値の約９００倍にすることに
より容易に実現することができる。
ける固有周波数ω′ｎとの比が例えば３０倍程度である
ときは１時定数Ｔ１（＝Ｃ（Ｒ１＋Ｒ，））とＴ’、（
＝Ｃ’（Ｒ’１＋Ｒ，’）） が、Ｔ’ 、 、９０
０Ｔ□・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・（９）となるよう
に設定されている。これは例えば抵抗Ｒ工とＲ２の和を
抵抗Ｒ″□とＲ２′の和と略々等しくシ、コンデン号す
Ｃ′の値をコンデンサＣの値の約９００倍にすることに
より容易に実現することができる。
しかして広４＋Ｆ域動作時においては帯域切換信号によ
ってスイッチ１２．１４は接点Ｗ側に各々切リ換えられ
る。従ってこの時のループフィルタ２の特性はフィルタ
１０の固有周波数ωｈと減衰率ことにより定められるの
で、位相同期に要する時間は極めて短い。
ってスイッチ１２．１４は接点Ｗ側に各々切リ換えられ
る。従ってこの時のループフィルタ２の特性はフィルタ
１０の固有周波数ωｈと減衰率ことにより定められるの
で、位相同期に要する時間は極めて短い。
ところで入力信号が与えられた場合、ＰＬＬ回路はその
信号に位相同期しようとするから、フィルタ１０のコン
デンサＣの電位は徐々に変化し、位相同期が完了した時
その電位も最終値に達する。
信号に位相同期しようとするから、フィルタ１０のコン
デンサＣの電位は徐々に変化し、位相同期が完了した時
その電位も最終値に達する。
この位相同期に要する時間は固有周波数ωｎの値が高い
ので比較的短い。−六入力信号が与えられるとフィルタ
１１のコンデンサＣ′の電位も徐々に変化するが、フィ
ルタ１１の時定数Ｔ′１の値はフィルタ１０の時定数Ｔ
□の値に対して極めて大きく（約９００倍に）設定され
ているから、コンデンサＣの電位が最終値に達した時コ
ンデンサＣ′の電位はまだ最終値には達していない。従
って広帯域動作により短時間で位相同期したとしても、
そのまま直ぐに狭帯域動作に切り換えると、その瞬間同
期が外れてしまい、ＰＬＬ回路は恰も最初から狭帯域動
作をさせた場合と同様に動作し、結局位相同期に要する
時間は殆ど短くならない。
ので比較的短い。−六入力信号が与えられるとフィルタ
１１のコンデンサＣ′の電位も徐々に変化するが、フィ
ルタ１１の時定数Ｔ′１の値はフィルタ１０の時定数Ｔ
□の値に対して極めて大きく（約９００倍に）設定され
ているから、コンデンサＣの電位が最終値に達した時コ
ンデンサＣ′の電位はまだ最終値には達していない。従
って広帯域動作により短時間で位相同期したとしても、
そのまま直ぐに狭帯域動作に切り換えると、その瞬間同
期が外れてしまい、ＰＬＬ回路は恰も最初から狭帯域動
作をさせた場合と同様に動作し、結局位相同期に要する
時間は殆ど短くならない。
しかしながら本発明においては広帯域動作中において増
幅器１３がコンデンサＣ′の電位をコンデンサＣの電位
に追従させるように動作するので。
幅器１３がコンデンサＣ′の電位をコンデンサＣの電位
に追従させるように動作するので。
広帯域動作により位相同期した後、帯域切換信号により
スイッチ１２．１４が接点Ｗ側から接点Ｎ側に切り換え
られ狭帯域動作となった時、フィルタ１１は速やかに動
作することが可能になる。
スイッチ１２．１４が接点Ｗ側から接点Ｎ側に切り換え
られ狭帯域動作となった時、フィルタ１１は速やかに動
作することが可能になる。
スイッチ１２．１４が接点Ｎ側に切り換えられると、コ
ンデンサＣとコンデンサＣ′ とは相互に分離され、フ
ィルタ１１の固有周波数ω′ｎと減衰率ζ′ とにより
定まる狭帯域特性となるので、ＰＬＬ回路の発信周波数
がノイズに追従することが少なくなる。
ンデンサＣとコンデンサＣ′ とは相互に分離され、フ
ィルタ１１の固有周波数ω′ｎと減衰率ζ′ とにより
定まる狭帯域特性となるので、ＰＬＬ回路の発信周波数
がノイズに追従することが少なくなる。
第２図は本発明の他の実施例を表している。すなわち第
１図における場合は、広帯域と狭帯域のフィルタ１０．
１１を完全に独立させ、その一方をスイッチ１２により
選択していたのであるが、本例においては両フィルタ１
０．１−１の一部の構成を共用し、スイッチ１２を省略
して簡略化している。すなわち第１のフィルタ１０は第
１図における場合と同様であるが、第２のフィルタ１１
においては、入力に対して直列に接続された抵抗Ｒ′、
を省略して第１のフィルタ１０の抵抗Ｒ□で兼泪してい
る。さらに抵抗Ｒ′２の一端を抵抗Ｒ２の一端と接続す
ると共に、他端をスイッチ１４の接点Ｎと接続してスイ
ッチ１２を省略している。
１図における場合は、広帯域と狭帯域のフィルタ１０．
１１を完全に独立させ、その一方をスイッチ１２により
選択していたのであるが、本例においては両フィルタ１
０．１−１の一部の構成を共用し、スイッチ１２を省略
して簡略化している。すなわち第１のフィルタ１０は第
１図における場合と同様であるが、第２のフィルタ１１
においては、入力に対して直列に接続された抵抗Ｒ′、
を省略して第１のフィルタ１０の抵抗Ｒ□で兼泪してい
る。さらに抵抗Ｒ′２の一端を抵抗Ｒ２の一端と接続す
ると共に、他端をスイッチ１４の接点Ｎと接続してスイ
ッチ１２を省略している。
この場合帯域切換信号によりスイッチ１４が接点Ｗ側に
切り換えられている時は、第１図における場合と同様に
増幅器１３がコンデンサＣ′の電位をコンデンサＣの電
位に追従させる。
切り換えられている時は、第１図における場合と同様に
増幅器１３がコンデンサＣ′の電位をコンデンサＣの電
位に追従させる。
一方スイッチ１４が接点Ｎ側に切り換えられた時、コン
デンサＣ′はコンデンサＣから切り離され、第２図に示
す回路は第３図に示す如き等価回路で表すことができる
。広帯域時と狭帯域時における固有周波数ωｎの比が約
３０倍であるとき、コンデンサＣ′の値はコンデンサＣ
の値の約９００倍であり、また広帯域時における減衰率
この値と狭帯域時における減衰率ζ′の値とは略々等し
いのが一般的であるから、式（６）より狭帯域時におけ
る時定数Ｔ′２は広帯域時における時定数Ｔ２の約３０
倍となる。時定数Ｔ′２は積Ｃ’Ｒ’、に等しいから、
結局抵抗Ｒ１２は抵抗Ｒ２の約１７３０となる。すなわ
ちコンデンサＣ″の値はコンデンサＣの値に較べてはる
かに大きく、また抵抗Ｒ’２の値は抵抗Ｒ２の値に較べ
てはるかに小さいので、抵抗ＲオとコンデンサＣは殆ど
無視することができる６従って狭帯域動作時においては
抵抗Ｒ１、Ｒ″２とコンデンサＣ′ とによりループフ
ィルタ２の特、性が実質的に決定される。
デンサＣ′はコンデンサＣから切り離され、第２図に示
す回路は第３図に示す如き等価回路で表すことができる
。広帯域時と狭帯域時における固有周波数ωｎの比が約
３０倍であるとき、コンデンサＣ′の値はコンデンサＣ
の値の約９００倍であり、また広帯域時における減衰率
この値と狭帯域時における減衰率ζ′の値とは略々等し
いのが一般的であるから、式（６）より狭帯域時におけ
る時定数Ｔ′２は広帯域時における時定数Ｔ２の約３０
倍となる。時定数Ｔ′２は積Ｃ’Ｒ’、に等しいから、
結局抵抗Ｒ１２は抵抗Ｒ２の約１７３０となる。すなわ
ちコンデンサＣ″の値はコンデンサＣの値に較べてはる
かに大きく、また抵抗Ｒ’２の値は抵抗Ｒ２の値に較べ
てはるかに小さいので、抵抗ＲオとコンデンサＣは殆ど
無視することができる６従って狭帯域動作時においては
抵抗Ｒ１、Ｒ″２とコンデンサＣ′ とによりループフ
ィルタ２の特、性が実質的に決定される。
以上の如く本発明においては、広帯域用と狭帯域用に別
々のコンデンサを設け、広帯域動作中に狭帯域用のコン
デンサの電位を広帯域用のコンデンサの電位に追従させ
るようにしたので、大幅な帯域の切り換えが可能となる
ばかりでなく、位相同期の時間が短かいと同時にノイズ
に対して非常に強いＰＬＬ回路の設計、実現が容易とな
る。
々のコンデンサを設け、広帯域動作中に狭帯域用のコン
デンサの電位を広帯域用のコンデンサの電位に追従させ
るようにしたので、大幅な帯域の切り換えが可能となる
ばかりでなく、位相同期の時間が短かいと同時にノイズ
に対して非常に強いＰＬＬ回路の設計、実現が容易とな
る。
第１図は本発明のループフィルタの回路図、第２図はそ
の他の実施例の回路図、第３図はその等価回路図、第４
図はＰＬＬ回路の基本的ブロック図、第５図は従来の帯
域切換の回路図、第６図はその他の実施例の回路図であ
る。 １・・・位相比較器 ２・・・ループフィルタ３．１
３・・・増幅器 ４・・・電圧制御発振器５．６．１２
．１４・・・スイッチ １０．１１・・・フィルタ 以上
の他の実施例の回路図、第３図はその等価回路図、第４
図はＰＬＬ回路の基本的ブロック図、第５図は従来の帯
域切換の回路図、第６図はその他の実施例の回路図であ
る。 １・・・位相比較器 ２・・・ループフィルタ３．１
３・・・増幅器 ４・・・電圧制御発振器５．６．１２
．１４・・・スイッチ １０．１１・・・フィルタ 以上
Claims (5)
- （１）入力信号が一方の入力端子に入力される位相比較
器と、該位相比較器の出力が入力されると共に広帯域動
作時と狭帯域動作時において切り換えられるループフィ
ルタと、該ループフィルタからの信号に対応した周波数
の信号を出力し、該位相比較器の他方の入力端子に供給
する電圧制御発振器とを備え、該ループフィルタは該広
帯域動作時に作動する第１のフィルタと該狭帯域動作時
に作動する第２のフィルタとを有し、該第１のフィルタ
は第１のコンデンサを含み、該第２のフィルタは第２の
コンデンサを含み、該広帯域動作時に制御回路により該
第２のコンデンサの電位を該第１のコンデンサの電位に
関連して制御することを特徴とするＰＬＬ回路。 - （２）該制御回路は該第１のコンデンサと第２のコンデ
ンサとの間に挿入された増幅器とスイッチの直列回路よ
りなり、該スイッチは、該広帯域動作時に該増幅器の出
力を該第２のコンデンサに供給し、該狭帯域動作時に該
第２のコンデンサに供給しないように帯域切換信号によ
り切り換えられることを特徴とする特許請求の範囲第１
項記載のＰＬＬ回路。 - （３）該第１及び第２のフィルタは、入力に対して直列
に接続された第１の抵抗と、入力に対して並列に接続さ
れた第２の抵抗と該第１又は第２のコンデンサとの直列
回路とを各々含むことを特徴とする特許請求の範囲第１
項又は第２項記載のＰＬＬ回路。 - （４）該ループフィルタは、該第１のフィルタからの信
号と該第２のフィルタからの信号を択一的に選択する選
択スイッチを含むことを特徴とする特許請求の範囲第１
項、第２項又は第３項記載のＰＬＬ回路。 - （５）該第１及び第２のフィルタは、入力に対して直列
に接続された第１の抵抗と、入力に対して並列に接続さ
れた第２の抵抗と該第１又は第２のコンデンサとの直列
回路とを各々含み、該第１の抵抗は該第１及び第２のフ
ィルタにおいて共用されており、該スイッチは狭帯域動
作時において該第２のコンデンサを該第２のフィルタの
該第２の抵抗の一端に接続するように切り換えられるこ
とを特徴とする特許請求の範囲第２項記載のＰＬＬ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59199853A JPS6177429A (ja) | 1984-09-25 | 1984-09-25 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59199853A JPS6177429A (ja) | 1984-09-25 | 1984-09-25 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6177429A true JPS6177429A (ja) | 1986-04-21 |
Family
ID=16414738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59199853A Pending JPS6177429A (ja) | 1984-09-25 | 1984-09-25 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072757A (ja) * | 2002-07-31 | 2004-03-04 | Northrop Grumman Space & Mission Systems Corp | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ |
| US10340424B2 (en) | 2002-08-30 | 2019-07-02 | GE Lighting Solutions, LLC | Light emitting diode component |
-
1984
- 1984-09-25 JP JP59199853A patent/JPS6177429A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072757A (ja) * | 2002-07-31 | 2004-03-04 | Northrop Grumman Space & Mission Systems Corp | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ |
| US10340424B2 (en) | 2002-08-30 | 2019-07-02 | GE Lighting Solutions, LLC | Light emitting diode component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4543366B2 (ja) | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| JP2819876B2 (ja) | 周波数シンセサイザ | |
| JPH0447812A (ja) | 周波数シンセサイザ | |
| JPH04264806A (ja) | 演算増幅器およびこれを安定化する方法 | |
| US5084683A (en) | Completely differential filter with switched condensers using cmos operational amplifiers with no common-mode feedback | |
| US3818359A (en) | Line equalizer circuit employing active gyrator | |
| JPS63191408A (ja) | 濾波器 | |
| SU832703A1 (ru) | Избирательный усилитель | |
| JPH0246088Y2 (ja) | ||
| JPH0727699Y2 (ja) | Ｐｌｌ回路におけるループフィルタ | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPS55125710A (en) | Tone control circuit | |
| JPS6012815B2 (ja) | 位相制御回路 | |
| JPH0368203A (ja) | 圧電振動子による電圧制御発振回路 | |
| JPH021947Y2 (ja) | ||
| JPS6325783Y2 (ja) | ||
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS592417A (ja) | 電子化可変減衰回路 | |
| JPS5952852B2 (ja) | 周波数シンセサイザ | |
| JP2715427B2 (ja) | 電圧制御発振器 | |
| JPH0229009A (ja) | 電圧制御発振回路 | |
| JPS628602A (ja) | マイクロ波アナログ分周器 | |
| JP4691753B2 (ja) | 音質調整回路 | |
| JP3254334B2 (ja) | 周波数シンセサイザ |