JPH0727699Y2 - Ｐｌｌ回路におけるループフィルタ - Google Patents
Ｐｌｌ回路におけるループフィルタInfo
- Publication number
- JPH0727699Y2 JPH0727699Y2 JP1985129948U JP12994885U JPH0727699Y2 JP H0727699 Y2 JPH0727699 Y2 JP H0727699Y2 JP 1985129948 U JP1985129948 U JP 1985129948U JP 12994885 U JP12994885 U JP 12994885U JP H0727699 Y2 JPH0727699 Y2 JP H0727699Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- loop filter
- pll circuit
- band
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000013016 damping Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、帯域切り換えをすることのできるPLL（Phase
Locked Loop）回路におけるループフィルタに関するも
のである。
Locked Loop）回路におけるループフィルタに関するも
のである。
一般に、PLL回路に要求される性能は、入力信号に同期
する時点では応答の速い引込ができ、また入力信号に同
期した後は入力信号には追従するが、外乱ノイズ等には
追従しないことである。
する時点では応答の速い引込ができ、また入力信号に同
期した後は入力信号には追従するが、外乱ノイズ等には
追従しないことである。
通常、この要求性能を満たすため、入力信号に同期する
時点ではPLL回路の帯域を広げ、入力信号に同期した後
は帯域を狭くする手段がとられる。
時点ではPLL回路の帯域を広げ、入力信号に同期した後
は帯域を狭くする手段がとられる。
第４図は、PLL回路のブロック図であり、１は位相比較
器で、このゲインをKdとする。２はループフィルタで、
伝達関数を（１＋ｓτ2）／〔１＋Ｓ（τ1＋τ2）〕と
する。３は誤差アンプで、ゲインをＡとする。そして、
４は電圧制御発振器で、ゲインをK0とする。このPLL回
路の自然角周波数をωn、ダンピング係数をζとする
と、 と表わされる。
器で、このゲインをKdとする。２はループフィルタで、
伝達関数を（１＋ｓτ2）／〔１＋Ｓ（τ1＋τ2）〕と
する。３は誤差アンプで、ゲインをＡとする。そして、
４は電圧制御発振器で、ゲインをK0とする。このPLL回
路の自然角周波数をωn、ダンピング係数をζとする
と、 と表わされる。
PLL回路の帯域を変えるには、 （１）位相比較器１のゲインKdを変える方法 あるいは、 （２）誤差アンプ３のゲインＡを変える方法 等があるが、この方法では、上式，の自然角周波数
ωnとダンピング係数ζとを独立に設定することはでき
ず、自然角周波数ωnを大幅に変化させた場合には、ダ
ンピング係数ζは上記条件式式を満足できなくなる。
したがって、PLL回路の帯域を変えるには、通常、ルー
プフィルタの定数τ1，τ2を切り換える方法が採られ
る。
ωnとダンピング係数ζとを独立に設定することはでき
ず、自然角周波数ωnを大幅に変化させた場合には、ダ
ンピング係数ζは上記条件式式を満足できなくなる。
したがって、PLL回路の帯域を変えるには、通常、ルー
プフィルタの定数τ1，τ2を切り換える方法が採られ
る。
ループフィルタの定数τ1，τ2を切り換えるようにした
従来のPLL回路として、第５図および第６図に示すよう
なものが知られている。
従来のPLL回路として、第５図および第６図に示すよう
なものが知られている。
第５図は各帯域用にそれぞれループフィルタを設けたも
ので、５はバッファアンプである。狭帯域用のコンデン
サC2は、広帯域作動時には十分放電が行われないため、
帯域を切り換えたとき、誤動作を起こさないように、広
帯域作動時にスイッチSW1により狭帯域用コンデンサC2
にプリチャージすることが必要である。
ので、５はバッファアンプである。狭帯域用のコンデン
サC2は、広帯域作動時には十分放電が行われないため、
帯域を切り換えたとき、誤動作を起こさないように、広
帯域作動時にスイッチSW1により狭帯域用コンデンサC2
にプリチャージすることが必要である。
第６図では、コンデンサＣを両帯域に共用している。
しかしながら、上記従来のPLL回路において、例えば第
５図の回路IC（集積回路）化しようとした場合、スイッ
チSW1と位相比較器１もIC内部に取り込むとして、図
中、 部分がIC端子（ピン）となるので、４ピンが必要にな
る。さらに、バッファアンプ５と両コンデンサC1，C2が
外付素子として必要になるので、IC化には適さない。
５図の回路IC（集積回路）化しようとした場合、スイッ
チSW1と位相比較器１もIC内部に取り込むとして、図
中、 部分がIC端子（ピン）となるので、４ピンが必要にな
る。さらに、バッファアンプ５と両コンデンサC1，C2が
外付素子として必要になるので、IC化には適さない。
また、第６図の回路でも、スイッチSW1，SW2と位相比較
器１をIC内部に取り込むとして、７ピンものIC端子が必
要になるので、IC化には適さない。なお、第５図，第６
図ともに、帯域切り換えのコントロール端子として、さ
らにあと１ピンずつ必要である。
器１をIC内部に取り込むとして、７ピンものIC端子が必
要になるので、IC化には適さない。なお、第５図，第６
図ともに、帯域切り換えのコントロール端子として、さ
らにあと１ピンずつ必要である。
本考案の目的は、帯域の切り換えを簡単にでき、構成要
素の数も少なく、IC化により適したPLL回路を提供する
ことにある。
素の数も少なく、IC化により適したPLL回路を提供する
ことにある。
上記目的を達成するために、本考案は、PLL回路におけ
るループフィルタであって、第１の抵抗、第２の抵抗お
よび第３の抵抗をデルタ接続し、前記第１の抵抗と前記
第３の抵抗との接続点を入力端とし、前記第１の抵抗と
前記第２の抵抗との接続点を出力端とし、前記第２の抵
抗と前記第３の抵抗との接続点と基準電位との間にコン
デンサと第４の抵抗とを直列に接続するとともに、前記
第３の抵抗の接続路をオン・オフするスイッチを設け、
前記スイッチをオン・オフすることにより、ダンピング
係数をほぼ一定に保ちながらフィルタの帯域を広帯域と
狭帯域に切り換えることを特徴とするものである。
るループフィルタであって、第１の抵抗、第２の抵抗お
よび第３の抵抗をデルタ接続し、前記第１の抵抗と前記
第３の抵抗との接続点を入力端とし、前記第１の抵抗と
前記第２の抵抗との接続点を出力端とし、前記第２の抵
抗と前記第３の抵抗との接続点と基準電位との間にコン
デンサと第４の抵抗とを直列に接続するとともに、前記
第３の抵抗の接続路をオン・オフするスイッチを設け、
前記スイッチをオン・オフすることにより、ダンピング
係数をほぼ一定に保ちながらフィルタの帯域を広帯域と
狭帯域に切り換えることを特徴とするものである。
以下、図によって本考案を具体的に説明する。
第１図は、本考案PLL回路におけるループフィルタの原
理図である。同図において、１は位相比較器、スイッチ
SW1は広帯域時にオン、狭帯域時にオフに制御されるス
イッチである。
理図である。同図において、１は位相比較器、スイッチ
SW1は広帯域時にオン、狭帯域時にオフに制御されるス
イッチである。
第１の抵抗R1、第２の抵抗R2および第３の抵抗R3はデル
タ（△）接続されており、第１の抵抗R1と第３の抵抗R3
との接続点が入力端とされて位相比較回路１に接続され
ており、第１の抵抗R1と第２の抵抗R2との接続点がルー
プフィルタの出力端とされている。
タ（△）接続されており、第１の抵抗R1と第３の抵抗R3
との接続点が入力端とされて位相比較回路１に接続され
ており、第１の抵抗R1と第２の抵抗R2との接続点がルー
プフィルタの出力端とされている。
また、第２の抵抗R2と第３の抵抗R3との接続点と基準電
位たるグランドとの間には、コンデンサC1と第４の抵抗
R4とが直列に接続されている。
位たるグランドとの間には、コンデンサC1と第４の抵抗
R4とが直列に接続されている。
これら抵抗R1〜R4とコンデンサC1からなる回路はループ
フィルタ２を構成しており、前記スイッチSW1をオン・
オフすることにより、第３の抵抗R3を接続または切断で
きるようになっている。
フィルタ２を構成しており、前記スイッチSW1をオン・
オフすることにより、第３の抵抗R3を接続または切断で
きるようになっている。
第２図（Ａ）は第１図に示したループフィルタの広帯域
時（スイッチSW1オン）時における等価回路、第２図
（Ｂ）は狭帯域時（スイッチSW1オフ）における等価回
路をそれぞれ示している。
時（スイッチSW1オン）時における等価回路、第２図
（Ｂ）は狭帯域時（スイッチSW1オフ）における等価回
路をそれぞれ示している。
第２図（Ａ）の広帯域時の左側の等価回路を右側の回路
のようにc,c1,dなる定数で置き換えて表し、また、第２
図（Ｂ）の狭帯域時の左側の等価回路を右側の回路のよ
うにa,b,c1なる定数によって置き換えて表した場合、こ
れらの間には という４連立方程式が得られる。
のようにc,c1,dなる定数で置き換えて表し、また、第２
図（Ｂ）の狭帯域時の左側の等価回路を右側の回路のよ
うにa,b,c1なる定数によって置き換えて表した場合、こ
れらの間には という４連立方程式が得られる。
この４連立方程式は、変数が４で式が４つあるから解が
存在する。その実数解のうち、正のものを選ぶと、 R1＝ａ …… が得られる。
存在する。その実数解のうち、正のものを選ぶと、 R1＝ａ …… が得られる。
なお、このループフィルタ２の出力は、ハイインピーダ
ンスのバッファで受けるものとする。
ンスのバッファで受けるものとする。
第３図（Ａ）〜（Ｃ）は、第１図に示した各定数の実際
例を示すものである。
例を示すものである。
第３図（Ｂ）の広帯域時の場合と、第３図（Ｃ）の狭帯
域の場合のτ1、τ2をぞれぞれ計算すると、 ただし、 （Ｂ）の場合、τ1＝ｃ・c1、τ2＝ｄ・c1、 （Ｃ）の場合、τ1＝ａ・c1、τ2＝ｂ・c1 である（第２図（Ａ）（Ｂ）を参照）。
域の場合のτ1、τ2をぞれぞれ計算すると、 ただし、 （Ｂ）の場合、τ1＝ｃ・c1、τ2＝ｄ・c1、 （Ｃ）の場合、τ1＝ａ・c1、τ2＝ｂ・c1 である（第２図（Ａ）（Ｂ）を参照）。
広帯域の（Ｂ）の場合と、狭帯域（Ｃ）の場合のτ1の
比を求めると40.55倍となり、前記式から、自然角周
波数ωnは(40.55)1/2≒6.4倍変化する。一方、τ2の方
は約６倍に変化しているので、前記式から、ダンピン
グ係数ζはτ2×ωn＝6/6.4＝0.93≒１倍となり、ほぼ
元の値を維持していることが分かる。
比を求めると40.55倍となり、前記式から、自然角周
波数ωnは(40.55)1/2≒6.4倍変化する。一方、τ2の方
は約６倍に変化しているので、前記式から、ダンピン
グ係数ζはτ2×ωn＝6/6.4＝0.93≒１倍となり、ほぼ
元の値を維持していることが分かる。
なお、第１図のスイッチSW1の代りに、出力をオープン
にできる３ステートバッファを用いることもでき、ICの
内部を純デジタル回路で構成することが可能となる。
にできる３ステートバッファを用いることもでき、ICの
内部を純デジタル回路で構成することが可能となる。
以上説明したように、本考案によれば、第１図中の 印から明らかなように、IC化した場合にピン数を低減す
ることができ、さらに外付部品はコンデンサと抵抗のみ
で、しかもコンデンサは一個だけでよい。したがって、
IC化に適するとともに、IC内部をすべてデジタル要素で
構成できる。また、IC化を行わない場合でも、構成部品
を少なくできるという利点がある。
ることができ、さらに外付部品はコンデンサと抵抗のみ
で、しかもコンデンサは一個だけでよい。したがって、
IC化に適するとともに、IC内部をすべてデジタル要素で
構成できる。また、IC化を行わない場合でも、構成部品
を少なくできるという利点がある。
さらに、ダンピング係数をほぼ一定に保ちながらフィル
タの帯域を広帯域と狭帯域に切り換えることができるの
で、各帯域にとって最適な自然角周波数とダンピング係
数を与えることができ、過渡的なショックを与えること
なくループフィルタの帯域を安定に切り換えることがで
きる。
タの帯域を広帯域と狭帯域に切り換えることができるの
で、各帯域にとって最適な自然角周波数とダンピング係
数を与えることができ、過渡的なショックを与えること
なくループフィルタの帯域を安定に切り換えることがで
きる。
第１図は本考案のPLL回路におけるループフィルタの原
理図、 第２図（Ａ）（Ｂ）は第１図のループんフィルタの各帯
域での等価回路図、 第３図（Ａ）〜（Ｃ）は第１図のループフィルタにおけ
る各定数の実際例を示す回路図、 第４図はPLL回路のブロック図、 第５図および第６図は従来のPLL回路におけるループフ
ィルタの回路図である。 １……位相比較器、２……ループフィルタ、R1……第１
の抵抗、R2……第２の抵抗、R3……第３の抵抗、R4……
第４の抵抗、C1……コンデンサ、SW1……スイッチ。
理図、 第２図（Ａ）（Ｂ）は第１図のループんフィルタの各帯
域での等価回路図、 第３図（Ａ）〜（Ｃ）は第１図のループフィルタにおけ
る各定数の実際例を示す回路図、 第４図はPLL回路のブロック図、 第５図および第６図は従来のPLL回路におけるループフ
ィルタの回路図である。 １……位相比較器、２……ループフィルタ、R1……第１
の抵抗、R2……第２の抵抗、R3……第３の抵抗、R4……
第４の抵抗、C1……コンデンサ、SW1……スイッチ。
Claims (1)
- 【請求項１】PLL回路におけるループフィルタであっ
て、 第１の抵抗、第２の抵抗および第３の抵抗をデルタ接続
し、 前記第１の抵抗と前記第３の抵抗との接続点を入力端と
し、前記第１の抵抗と前記第２の抵抗との接続点を出力
端とし、前記第２の抵抗と前記第３の抵抗との接続点と
基準電位との間にコンデンサと第４の抵抗とを直列に接
続するとともに、 前記第３の抵抗の接続路をオン・オフするスイッチを設
け、 前記スイッチをオン・オフすることにより、ダンピング
係数をほぼ一定に保ちながらフィルタの帯域を広帯域と
狭帯域に切り換えること を特徴とするPLL回路におけるループフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985129948U JPH0727699Y2 (ja) | 1985-08-28 | 1985-08-28 | Ｐｌｌ回路におけるループフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985129948U JPH0727699Y2 (ja) | 1985-08-28 | 1985-08-28 | Ｐｌｌ回路におけるループフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239342U JPS6239342U (ja) | 1987-03-09 |
| JPH0727699Y2 true JPH0727699Y2 (ja) | 1995-06-21 |
Family
ID=31026983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985129948U Expired - Lifetime JPH0727699Y2 (ja) | 1985-08-28 | 1985-08-28 | Ｐｌｌ回路におけるループフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727699Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313862A (en) * | 1976-07-23 | 1978-02-07 | Hitachi Ltd | Phase drawn oscillator |
| JPS59156029A (ja) * | 1983-02-25 | 1984-09-05 | Fujitsu Ltd | 位相同期回路 |
-
1985
- 1985-08-28 JP JP1985129948U patent/JPH0727699Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239342U (ja) | 1987-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100482B2 (ja) | 連続時間フィルタのための同調回路および方法 | |
| US5977806A (en) | PLL circuit with reduced response variance due to manufacturing variations | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| JPS6057106B2 (ja) | オ−トゼロ積分器 | |
| JP2855628B2 (ja) | 位相同期回路 | |
| JPH05180881A (ja) | 時定数検出回路及び時定数調整回路 | |
| JPS5881397A (ja) | 自動調整形周波数弁別器 | |
| JPH0112411Y2 (ja) | ||
| JPH0261810B2 (ja) | ||
| US20080191778A1 (en) | Gm/c tuning circuit and filter using the same | |
| US4651032A (en) | Compensating integrator without feedback | |
| JPH0727699Y2 (ja) | Ｐｌｌ回路におけるループフィルタ | |
| JPS58190135A (ja) | 位相同期回路 | |
| JP2748682B2 (ja) | Ｐｌｌ回路 | |
| JPH0628834Y2 (ja) | 周波数シンセサイザ | |
| EP0844739A1 (en) | Phase-locked loop circuit, particularly for a transmitter-receiver system | |
| JPS6019325A (ja) | Ｐｌｌ回路の引込検出方式 | |
| JPS6236333Y2 (ja) | ||
| JPH0339948Y2 (ja) | ||
| JPH0546089Y2 (ja) | ||
| JPH04150505A (ja) | 発振装置 | |
| JPH07120925B2 (ja) | スイッチドキャパシタ回路及びスイッチドキャパシタフィルタ回路 | |
| JPS6177429A (ja) | Ｐｌｌ回路 | |
| JPH01265710A (ja) | スイッチトキャパシタ型オートボリウム回路 | |
| JPH0488721A (ja) | 周波数シンセサイザ |