JPS6177933A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野］ この発明は、データ処理技術さらにはマイクロコンピュ
ータ・システムに適用して有効な技術に関し、例えばマ
イクロコンピュータ・ユニットのエミュレーションを行
なうエミュレータのような装置に利用して有効な技術に
関するものである。

［背景技術］ ユーザが開発したマイクロコンピュータ・システムのソ
フトウェアを開発したり、デバッキングを行なう場合、
第１図に示すような装置を援用して行なわれることがあ
る。すなわち、マイクロコンピュータ・システム（ユー
ザ・システム）■を構成するボード１ａ上に設けられた
マイクロコンピュータ・ユニット（以下ＭＣＵと称する
）もしくはマイクロプロセッサ用のＩＣソケット２に、
コネクタ３を介してシステム１のＭＣＵと同一のＭＣＵ
を内蔵したアダプティブ・システム・エミュレ−タ（以
下ＡＳＥと称する）４を接続する。

このＡＳＥ４は、ケーブルを介してＣＲＴディスプレイ
５やフロッピーディスク装置Ｅｔ３ａ、６ｂ等を備えた
サポートツールと呼ばれるシステム開発装置７に接続さ
れている。

上記システムにおいては、ＣＲＴディスプレイ５のキー
ボードより入力されるアセンブラやコンパイラ等の言語
で書かれたソースプログラムは、先ずフロッピーディス
ク６ａに書き込まれ、システム開発装置７内のＭＰＵに
よって機械語に翻訳されてオブジェクトプログラムの形
でフロッピーディスク６ｂに書き込まれる。フロッピー
ディスク６ｂに書き込まれたプログラムは、ＡＳＥ４内
のＭＣＵによってユーザ・システム１内のＲＡＭ（ラン
ダム・アクセス・メモリ）８等に転送され、書き込まれ
る。

ＲＡＭ８等に書き込まれたユーザ・プログラムは、ＩＣ
ソケット２からコネクタ３を引き抜いて、システムのＭ
ＣＵ９を差し込んでやると、通常はこのＭＣＵ９によっ
て実行されるわけであるが。

第１図のシステムでは＋　ＡＳＥＪ内のＭＣＵ　（ＭＣ
Ｕ９と同一タイプ）によってエミュレーションを行ない
ながら、ユーザ・プログラムのデバッキングを行なえる
ようになっている。また、メモリチェンジやレジスタ変
更等に伴なうハードウェアのデバッキングも行なえるよ
うになっている。

この場合、ＣＲＴディスプレイ５やフロッピーディスク
装置６ａ、６ｂ等をコントロールしたり。

アセンブラやコンパイラ言語を機械語へ翻訳したり、さ
らにＡＳＥ４内のＭＣＵによってユーザ・プログラムを
実行して得られたデータを編集してＣＲＴディスプレイ
５に表示させたりするホストＭＣＵがシステム開発装置
７内に設けられているが、エミュレータには、エミュレ
ーションの結果得られたデータを上記システム開発装置
！７内のＭＣＵが編集し易い形に処理できるような機能
が必要とされる。上記システムでは、ＡＳＥ４内のＭＣ
Ｕがエミュレーションとデータ処理機能を兼用するよう
にされている。そのため、ＡＳＥＡ内のＭ　ＣＵをシス
テム開発装置７内のコントローラから出力される制御信
号（ＵＳＯＮ）に基づいそエミュレーションモード時と
システムモード時とで空間分割して実行するようにして
いる。

ところが、上記システムにおいては、ユーザ・プログラ
ム実行中にＡＳＥ４内のＭ　ＣＵがユーザ・システム側
から割込み信号を受ける場合、第２図に示すように、フ
リップフロップＦＦを用いてクロックに同期してサンプ
リングを行なうように構成すると１割込み信号ＩＮＴは
エミュレータ側のクロックと非周期で入力されるため、
入カタイミ・ングによっては第４図に示すようにＡＳＥ
Ｊ内のＭＣＵに対する割込み信号ｉＮＴが−クロック分
遅れ、結果的にＭＣＵのｉＮＴ受付けが一命令すイクル
分遅れるという問題点がある。

その結果、上記割込み信号ＩＮＴを内部タイマのクロッ
クとして計数するような回路を有するシステム（エミュ
レータ）では９割込み信号ｉＮＴのタイミング遅れによ
って内部タイマが誤動作したり、デバッキングの効率が
低下する等の不都合があることが分かった。

［発明の目的］ この発明の目的は、例えばユーザ・システムを構成する
ＭＣＵのエミュレーションを行なって、ユーザ・プログ
ラムおよびシステムのデバッキングを行なうエミュレー
タを備えたシステムにおいて、デバッキングの効率を向
上させることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、この発明は、２以上のモードに応じて空間分
割して使用されるＭＣＵを有するエミュレータのような
装置を備えたシステムにおいて、エミュレーションされ
る側のシステム（ユーザ・システム）からエミュレーシ
ョンする側のＭＣＵに供給される割込み信号を、ユーザ
・プログラム実行中を示す信号ＵＳＯＮのような適当な
制御信号に基づいて取り込むように構成することによっ
て、ユーザ・プログラム実行中のみ遅滞なくユーザ・シ
ステム側からの割込み信号をエミュレータ側のＭ　ＣＵ
に入力できるようにして正確なエミュレーションを実現
し、デバッキングの効率を向上させるという上記目的を
達成するものである。

以下この発明を実施例とともに詳細に説明する。

［実施例コ 第４図は、本発明に係るエミュレータを備えたシステム
（サポートツール）の要部の一実施例を示す０図中、鎖
線で囲まれた回路部分が、ＡＳＥ’（アダプティブ・シ
ステム・エミュレ−タ）４であり、このＡＳＥＡ内にユ
ーザ・システムをｔ、′ｒｊ成するＭＣＵ９と同一タイ
プのＭＣＵＩＯが設けられている。そして、このＡＳＥ
４とシステム開発装置７内に設けられたコントローラ１
１と、トレース・バッファ１２と、ブレーク回路１３と
によってインサーキット・エミュレータが構成されてい
る。

トレース・バッファ１２は、上記ＭＣＵ１０がユーザ・
プログラムを実行している間に、バス上に表われる入出
力信号を時系列的に取り込むメモリを有している。ブレ
ーク回路１３は、デバッキングの際に分割して実行させ
る一連のプログラムの終端（ブレークポイント）の条件
を設定しておいて、バス上のアドレス信号とハード的に
比較してＭＣＵＩＯによるユーザ・プログラムの実行の
停止信号を形成する。

またコントローラ１１は、バス１４を介して、システム
開発装置７をコントロールするホストＭＣＵ２０と接続
され、ＣＲＴディスプレイのキーボードからユーザ・プ
ログラムの実行等のコマンドが入って来ると、ＡＳＥ４
に対するコマンドであるか否かを判断してＡＳＥ４にそ
のコマンドを供給する。ＡＳＥ４は、このコマンドを受
は取ると、適当な信号を作成して空間の切換え、すなわ
ち、システムモードからユーザ・プログラムを実行する
エミュレーションモードへの切換えを行なう、従って、
上記ＡＳＥ４により作成される信号は、ユーザ・プログ
ラムが実行中であることを現わしている。

そこで、この実施例では、上記コマンドをユーザ・プロ
グラム実行中を示す制御信号ＵＳＯＮとして使用し、こ
れをＮＡＮＤゲート回路Ｇ１の一方の入力端子に供給し
ている。ＮＡＮＤゲート回路Ｇ１の他方の入力端子には
、ユーザ・システム側から入って来る割込み信号ＩＮＴ
が供給されている。そして、このＮ　Ａ　Ｎ　Ｄグー８
回路Ｇ１の出力信号は、フリップフロップＦＦのリセッ
ト端子Ｒに入力されるようにされてい、る。

また、システム開発装置側から供給される上記制御信号
ＵＳＯＮは、システムクロック信号ＣＬＫとともに、他
のＮＡＮＤゲート回路Ｇ２の入力端子に供給され、この
ＮＡＮＤゲート回路Ｇ２の出力信号は、上記フリップフ
ロップＦＦのクロック端子ＣＫに入力される。そして、
このフリップフロップＦＦのセット端子Ｓとデータ端子
りは、プルアップ抵抗Ｒｕｐを介して電源電圧Ｖｃｃに
接続され、レベルが固定状態にされている。そして。

このフリップフロップＦＦの出力ＱがＭＣＵＩＯの割込
み端子に供給されるようにされている。

従って、上記実施例のシステムにおいては、制御信号Ｕ
ＳＯＮがロウレベルにされてＭＣＵＩＯがユーザ・プロ
グラムを実行し、ユーザ・システムを動作させていると
きに、ユーザ・システム側からエミュレータ４側に割込
み信号ＩＮＴが入って来ると、ＮＡＮＤゲート回路Ｇ１
の入力信号が共にロウレベルにされる。そのため、Ｎ　
Ａ　Ｎ　Ｄグー８回路Ｇ１の出力が直ちにロウレベルに
変化され、フリップフロップＦＦがリセットされて、そ
の出力Ｑがロウレベルに変化される。この出力ＱがＭＣ
ＵＩＯに対する正規の割込み信号ｉＮＴとして供給され
るので１割込み信号ｉＮＴは、制御信号ＵＳＯＮがロウ
レベルの期間（ユーザ・プログラム実行中）は、第４図
に破線Ｂで示すようにユーザ・システム側からの割込み
信号ＩＮＴの立下がりに同期して立ち下がるようになる
。

その結果、ＭＣＵＩＯは速やかに割込みを受は付け、所
定の割込みルーチンヘジャンブする。その後、ユーザ・
システム側からの割込み信号ＩＮＴがハイレベルに変化
されると、ＮＡＮＤゲート回路Ｇ１からフリップフロッ
プＦＦのリセット端子Ｒに供給される信号がロウレベル
からハイレベルに変化される。そのため、制御信号ＵＳ
ＯＮがロウレベルの間はインバータとして動作するＮＡ
ＮＤゲート回路Ｇ２の出力がクロック信号ＣＬＫと同期
してロウレベルからハイレベルに変化するタイミングで
、フリップフロップＦＦがデータ端子りのレベル（常に
ハイレベル）を取り込む、これによって、フリップフロ
ップＦＦの出力ＱすなわちＭＣＵ　１０に対する割込み
信号ｉＮＴがロウレベルからハイレベルに変化されて、
ＭＣＵＩＯの割込みが解除される。そのため、再び次の
割込み要求を受は付けることができるようになる。

しかも、上記実施例によれば、ユーザ・プログラムの実
行中を示す制御信号ＵＳＯＮによって。

ユーザ・システム側からの割込み信号ＩＮＴの受付けが
制御されるので、一連のユーザ・プログラムの実行が終
了し、その結果得られたデータを編集してデバッキング
等を行なうべく、エミュレーションモードからシステム
モードへ変更されるとシステム開発装置７の側からエミ
ュレータ４へ供給される制御信号ＵＳＯＮがハイレベル
に変化される。そのため、それ以後は、例えばユーザ・
システム側からノン・マスカブルの割込み信号ＩＮＴが
入って来ても、ＮＡＮＤゲート回２８Ｇ１が閉じられて
いるため、割込み信号ｉＮＴが形成されなくなる。

従って、上記実施例によれば、ユーザ・プログラムを実
行するエミュレーションモード時には、ユーザ・システ
ム内のＭＣＵに割込みがかけられる。その結果、ユーザ
・システム側からの割込み信号を内部タイマのクロック
として計数するような回路を有するシステムを構成して
も、割込み信号のタイミング遅れによって内部タイマが
誤動作したすせず、正確なエミュレーションが行なえる
。

しかも、ユーザ・プログラムを実行しないシステムモー
ド時には、ユーザ・システム側からの割込み要求を受は
付けなくなるので、ＭＣＵｌ　０によるデータの編集作
業が中断されることもない。

その結果、システムによるデバッキングの効率が大幅に
向上されるようになる。

なお、上記実施例では、ゲート回路Ｇ２で制御信号ＵＳ
ＯＮとクロック信号ＣＬＫとに基づいて形成した信号を
フリップフロップＦＦのクロック端子ＣＫに供給して、
割込み信号−「下「〒を立ち上げ１割込みを解除するよ
うにしているが、これらの信号以外の信号を用いてフリ
ップフロップＦＦの出力状態を変化させ１割込みを解除
させるようにしでもよい。

また、上記実施例における各ゲート回路Ｇ　１　ｒＧ２
は、ＮＡＮＤゲートもしくはＡＮＤゲートに限定される
ものでなく、ＯＲゲートやＮＯＲゲート等を用いること
もできる。フリップフロップＦＦも実施例に示されてい
るような遅延型のものに限定されず、他の形式のもので
あってもよい。

［効果］ ２以上のモードに応じて空間分割して使用されるＭＣＵ
を有するエミュレータのような装置を備えたシステムに
おいて、エミュレーションされる側のシステム（ユーザ
・システム）からエミュレーションする側のＭＣＵに供
給される割込み信号を、ユーザ・プログラム実行中を示
す信号ＵＳＯＮのような適当な制御信号に基づいて取り
込むように構成したので、ユーザ・プログラム実行中の
み遅滞なくユーザ・システム側からの割込み信号をエミ
ュレータ側のＭＣＵに入力できるようになるという作用
により、正確なエミュレーションが実現され、デバッキ
ングの効率が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えばユーザ・プログラ
ムの実行中のみユーザ・システム側からの割込み要求を
受は付けるようにするための回路は、前記実施例におけ
るようなフリップフロップとゲート回路からなるものに
限定されず、ゲート回路のみ用いて構成する方法等種々
の変形例が考えられる。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるエミュレータを有
するシステム開発装置に適用したものについて説明した
が、それに限定されるものでなく、例えば共通のパスラ
インに接続された２つのマイクロプロセッサで一つもし
くは複数のＲＡＭ（ランダム・アクセス・メモリ）を共
有するような場合にも適用できる。

【図面の簡単な説明】

第１図は、エミュレータを有するシステムの一例を示す
概略構成図、 第２図は、そのエミュレータの要部の構成例を示す概略
構成図。 第３図は、本発明の一実施例を示す概略構成図。 第４図は、上記システムにおける各種信号のタイミング
を示すタイミングチャートである。 １・・・・ユーザ・システム、２・・・・ＩＣソケット
、３・・・・コネクタ、４・・・・ＡＳＥ　（アダプテ
ィブ・システム・エミュレ−タ）、５・・・・ＣＲＴデ
ィスプレ４，６ａ、６ｂ”・・フロッピーディスク装置
、７・・・・システム開発装置、１０・・・・中央処理
装置（エミュレータ用ＭＣＵ）、２０・・・・ホストＭ
ＣＵ、ＦＦ・・・・フリップフロップ、Ｇｌ、Ｇ２・・
・・ゲート回路、ＩＮτ・・・・割込み要求信号、「１
τ・・・・割込み信号、ＵＳＯＮ・・・・制御信号。

Claims (1)

1. 【特許請求の範囲】 １、２以上のモードに応じて空間分割して使用される中
   央処理装置を備えたデータ処理システムであって、上記
   中央処理装置の動作モードを決定する制御信号と、中央
   処理装置によって動作される装置の側において形成され
   た割込み要求信号とに基づいて上記中央処理装置に対す
   る割込み信号を遅滞なく形成する割込み制御手段を備え
   てなることを特徴とするデータ処理システム。 ２、上記データ処理システムが、所定のモードでユーザ
   ・システムのプログラムをエミュレーションする中央処
   理装置を有するエミュレータと、該エミュレータによっ
   て得られたデータを編集する手段と、その結果を表示す
   る手段とを有し、プログラムのデバッキングを行なえる
   ようにされてなることを特徴とする特許請求の範囲第１
   項記載のデータ処理システム。 ３、上記割込み制御手段は、エミュレータを構成し２つ
   のモードに応じて空間分割して使用されるようにされた
   中央処理装置に対して供給されるその動作モードを決定
   する制御信号と、上記エミュレータによってエミュレー
   ションされるユーザ・システムから発生される割込み要
   求信号と基づいてユーザ・プログラム実行時にのみ所定
   の制御信号を形成するゲート手段と、該ゲート手段から
   の制御信号をリセット端子に受け、かつ上記エミュレー
   タ側のクロックによって動作され、上記割込み要求信号
   に応じて遅滞なく上記中央処理装置に対する割込み信号
   を形成するフリップフロップとからなることを特徴とす
   る特許請求の範囲第１項もしくは第２項記載のデータ処
   理システム。