JPS6178343U - - Google Patents
Info
- Publication number
- JPS6178343U JPS6178343U JP16351784U JP16351784U JPS6178343U JP S6178343 U JPS6178343 U JP S6178343U JP 16351784 U JP16351784 U JP 16351784U JP 16351784 U JP16351784 U JP 16351784U JP S6178343 U JPS6178343 U JP S6178343U
- Authority
- JP
- Japan
- Prior art keywords
- fdc
- buffer memory
- data
- fdd
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案によるＦＤＤインタフエース回
路の一実施例の回路図、第２図は従来例を示す回
路図である。 １…ＣＰＵ、２…切替回路、３…バツフアメモ
リ、４…制御回路、５…ＦＤＣ、６…ＦＤＤ。
路の一実施例の回路図、第２図は従来例を示す回
路図である。 １…ＣＰＵ、２…切替回路、３…バツフアメモ
リ、４…制御回路、５…ＦＤＣ、６…ＦＤＤ。
Claims (1)
- ＦＤＤと接続されこのＦＤＤの動作を制御する
ＦＤＣと、前記ＦＤＤの読出しあるいは書込みデ
ータを一時記憶するバツフアメモリと、一方の端
子がＣＰＵのデータバスと接続され他方の端子が
前記ＦＤＣおよび前記バツフアメモリと並列に接
続され前記両端子間を接続または切離し状態とし
接続状態においてはデータの転送方向を切替え可
能な切替回路と、各前記ＦＤＣ、バツフアメモリ
および切替回路と接続されＤＭＡモードの場合に
は前記切替回路を切離し状態とし前記バツフアメ
モリと前記ＦＤＣ間においてデータの授受を行わ
しめ、非ＤＭＡモードの場合には前記切替回路を
接続状態とし前記ＣＰＵとバツフアメモリおよび
ＦＤＣとの間においてデータの授受を行わしめる
ように制御する制御回路とを備えたことを特徴と
するフロツピイデイスクインタフエース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16351784U JPS6178343U (ja) | 1984-10-29 | 1984-10-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16351784U JPS6178343U (ja) | 1984-10-29 | 1984-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6178343U true JPS6178343U (ja) | 1986-05-26 |
Family
ID=30721378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16351784U Pending JPS6178343U (ja) | 1984-10-29 | 1984-10-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6178343U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585374A (ja) * | 1981-07-01 | 1983-01-12 | Fujiwara Kagaku Kogyo Kk | 静電気を除電する壁材 |
| JPS595374A (ja) * | 1982-07-02 | 1984-01-12 | Tokyo Electric Co Ltd | マイクロコンピユ−タ |
| JPS5960553A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | デイスクデ−タ制御方式 |
-
1984
- 1984-10-29 JP JP16351784U patent/JPS6178343U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585374A (ja) * | 1981-07-01 | 1983-01-12 | Fujiwara Kagaku Kogyo Kk | 静電気を除電する壁材 |
| JPS595374A (ja) * | 1982-07-02 | 1984-01-12 | Tokyo Electric Co Ltd | マイクロコンピユ−タ |
| JPS5960553A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | デイスクデ−タ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6184953U (ja) | ||
| JPS6039163U (ja) | 外部入出力装置 | |
| JPS5834239U (ja) | 開閉器 | |
| JPS59187819U (ja) | 温度制御装置 | |
| JPS6324755U (ja) | ||
| JPS63183642U (ja) | ||
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPS5923856U (ja) | デイスク装置のデ−タ転送制御回路 | |
| JPS59147327U (ja) | スイツチング入力判定回路 | |
| JPS60114490U (ja) | 有線式リモ−トコントロ−ル装置 | |
| JPS6218751U (ja) | ||
| JPS6146623U (ja) | キ−ボ−ドインタ−フエ−ス装置 | |
| JPS5847940U (ja) | 自動デ−タ集録装置 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS59151322U (ja) | 遠隔制御形のコンピユ−タ電源制御装置 | |
| JPH022751U (ja) | ||
| JPS59125800U (ja) | 内部メモリ・セル切換型メモリ素子 | |
| JPS6013718U (ja) | 冷却扇の運転制御装置 | |
| JPS59114682U (ja) | 接続ル−ト切替え回路 | |
| JPS59187822U (ja) | 温度制御回路 | |
| JPS5880749U (ja) | 電源切替え回路 | |
| JPS60181192U (ja) | プリンタモ−タ駆動回路 | |
| JPS6076448U (ja) | 割込み入力回路 | |
| JPS6067503U (ja) | 再生装置 | |
| JPS60120505U (ja) | 切換回路 |