JPS6218751U - - Google Patents
Info
- Publication number
- JPS6218751U JPS6218751U JP10894685U JP10894685U JPS6218751U JP S6218751 U JPS6218751 U JP S6218751U JP 10894685 U JP10894685 U JP 10894685U JP 10894685 U JP10894685 U JP 10894685U JP S6218751 U JPS6218751 U JP S6218751U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- flip
- flop
- memory
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
Description
添付図は本考案の好適な実施例のブロツク図で
ある。 図において、１２，１４，２０及び２２は夫々
第１、第２、第３及び第４フリツプ・フロツプ、
１６及び１８は夫々第１及び第２メモリ、２６は
制御回路である。
ある。 図において、１２，１４，２０及び２２は夫々
第１、第２、第３及び第４フリツプ・フロツプ、
１６及び１８は夫々第１及び第２メモリ、２６は
制御回路である。
Claims (1)
- Ｄ端子にロジツク入力信号を受け、上記Ｄ端子
及びＱ端子間で位相が反転するトライステート型
の第１フリツプ・フロツプと、Ｄ端子が上記第１
フリツプ・フロツプのＱ端子に接続され、上記Ｄ
端子及びＱ端子間の位相が同相であるトライステ
ート型の第２フリツプ・フロツプと、データ端子
が上記第１フリツプ・フロツプのＱ端子に接続さ
れた第１メモリと、データ端子が上記第２フリツ
プ・フロツプのＱ端子に接続された第２メモリと
、Ｄ端子が上記第１メモリのデータ端子に接続さ
れたトライステート型の第３フリツプ・フロツプ
と、Ｄ端子が上記第２メモリのデータ端子に接続
され、Ｑ端子が上記第３フリツプ・フロツプのＱ
端子に接続されたトライステート型の第４フリツ
プ・フロツプと、上記第１乃至第４フリツプ・フ
ロツプ並びに上記第１及び第２メモリを制御する
制御回路とを具えた位相反転記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10894685U JPS6218751U (ja) | 1985-07-17 | 1985-07-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10894685U JPS6218751U (ja) | 1985-07-17 | 1985-07-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218751U true JPS6218751U (ja) | 1987-02-04 |
Family
ID=30986603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10894685U Pending JPS6218751U (ja) | 1985-07-17 | 1985-07-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218751U (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947571A (ja) * | 1972-09-09 | 1974-05-08 | ||
| JPS57190420A (en) * | 1981-05-19 | 1982-11-24 | Nec Corp | Serial-parallel converting circuit |
| JPS58196724A (ja) * | 1982-05-12 | 1983-11-16 | Mitsubishi Electric Corp | シリアルデ−タ伝送回路 |
| JPS596620A (ja) * | 1982-07-02 | 1984-01-13 | Matsushita Electric Ind Co Ltd | デイジタル信号多重化装置 |
-
1985
- 1985-07-17 JP JP10894685U patent/JPS6218751U/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947571A (ja) * | 1972-09-09 | 1974-05-08 | ||
| JPS57190420A (en) * | 1981-05-19 | 1982-11-24 | Nec Corp | Serial-parallel converting circuit |
| JPS58196724A (ja) * | 1982-05-12 | 1983-11-16 | Mitsubishi Electric Corp | シリアルデ−タ伝送回路 |
| JPS596620A (ja) * | 1982-07-02 | 1984-01-13 | Matsushita Electric Ind Co Ltd | デイジタル信号多重化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6218751U (ja) | ||
| JPS6392971U (ja) | ||
| JPS63147035U (ja) | ||
| JPS6335154U (ja) | ||
| JPS6324755U (ja) | ||
| JPS6339754U (ja) | ||
| JPS6223349U (ja) | ||
| JPH0328596U (ja) | ||
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPS60110898U (ja) | ブザ−駆動回路 | |
| JPS62201532U (ja) | ||
| JPH0268399U (ja) | ||
| JPS6292654U (ja) | ||
| JPH0277747U (ja) | ||
| JPH01106949U (ja) | ||
| JPS62127671U (ja) | ||
| JPH0284405U (ja) | ||
| JPH0288180U (ja) | ||
| JPH0235220U (ja) | ||
| JPS6013591U (ja) | 表示制御回路 | |
| JPS62110795U (ja) | ||
| JPS63118659U (ja) | ||
| JPS63168700U (ja) | ||
| JPH0350257U (ja) | ||
| JPS5876242U (ja) | 電子タイマ |