JPS6179332A - ステレオ復調表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ステレオ復調時にステレオ復調表示出力を
発生しステレオインジケータに出力するステレオ復調表
示回路に関する。

従来の技術 −ｍに、ステレオ復調装置におけるステレオ復調系統お
よびその表示系統は、第３図に示すように構成されてい
る。

すなわち、入力端子２には、図示していないＦＭ受信器
のＦＭ復調回路からＦＭ復調出力であるステレオ複合信
号が加えられ、このステレオ複合信号は、位相同期ルー
プ（ＰＬＬ）４およびステレオ復調表示回路６に加えら
れる。

位相同期ループ４において、位相検波器８には入力端子
２からステレオ複合信号が加えられるとともに、位相同
期ループ４の出力である１９　Ｋ　ｌｌｚのパイロット
信号が加えられ、両者の位相偏移が検出される。この位
相偏移は、ループフィルタ１゜によって直流に変換され
た後、直流増幅器１２で増幅され、電圧制御発振器１４
の電圧制御入力となっている。

電圧制御発振器１４は、直流増幅器１２の直流出力によ
って発振周波数が制御され、７６　Ｋ　Ｈｚの周波数を
発振する。この発振出力は、分周器１６で分周されて３
８　Ｋ　Ｈｚのスイッチング信号に変換されるとともに
、さらに、分周器１８で分周されて１９ＫＨｚのパイロ
ット信号に変換され、位相検波器８に加えられる。

したがって、位相同期ループ４の出力は、ステレオ複合
信号に含まれているパイロット信号の位相に同期する。

また、分周器１６が発生する３８　Ｋ　Ｉ（ｚのスイッ
チング信号は、スイッチ回路２０に加えられるとともに
、ステレオ復調表示回路６の分周器２２に加えられて１
９　Ｋ　ｌｌｚのパイロット信号に変換される。

この分周器２２の出力は、入力端子２に加えられるステ
レオ複合信号とともに位相検波器２４に加えられる。位
相検波器２４は両人力信号の位相を検出し、この検出出
力はループフィルタ２６で直流に変換され、トライバ２
８に加えられる。

このドライバ２８は、ループフィルタ２６の出力レベル
に応じた切換出力を発生し、この出力をスイッチ回路２
０に加えるとともに、ステレオ表示器３０に加える。す
なわち、入力端子２に加えられるステレオ複合信号は、
電界強度に応じた振幅を持っており、このステレオ複合
信号から分離されたパイロット信号も同様に電界強度に
応じた振幅を有する。そこで、ドライバ２８にはステレ
オ復調が適正であるか否かを判定する判定回路が設置さ
れている。

したがって、スイッチ回路２０は、ドライバ２８が、た
とえば、高レベル出力を発生したとき、動作状態になり
、３８　Ｋ　Ｈｚのスイッチング信号に応動したスイッ
チング信号をステレオデコーダ３２に加える。このステ
レオデコーダ３２には、入力端子２からステレオ複合信
号が加えられており、３８　Ｋ　Ｈｚのスイッチング信
号に応動してステレオのＲ信号およびＬ信号が分離され
、出力端子３４Ｒ１３４Ｌから個別に取り出される。

そして、ステレオ復調時、ステレオ表示器３０は、ドラ
イバ２８が発生するステレオ復調出力に応じて点灯する
。すなわち、ステレオ表示器３０は、単に、ステレオ再
生時のパイロット信号が存在しているだけでなく、適正
なステレオ復調が可能なレベルをパイロット信号が有し
ているとき、そのステレオ復調に応じてステレオ表示が
行われるようになっている。

第４図は位相検波器２４の動作波形を示しており、Ａは
１９　Ｋ　Ｈｚのパイ日ソ１−信号、Ｂはステレオ複合
信号、Ｃはこれらバイロフト信号およびステレオ複合信
号によって得られた同期検波出力を示している。

そして、従来、ステレオ復調表示回路６は、第５図に示
すように構成されている。

すなわち、位相検波器２４には、第１および第２のスイ
ッチング回路３６．３８が設置されており、各スイッチ
ング回路３６．３８は、一対のトランジスタ４０．４２
の互いのエミッタおよびコレクタを共通にするとともに
、各ベースを共通にして入力端子４４Ａ、４４Ｂが形成
されている。

これら第１および第２のスイッチング回路３６．３８は
直列に接続され、その中点が接地されている。また、各
スイッチング回路３６．３８の非接地側端子間には、抵
抗４６．４８を介して共通の入力端子５０が形成されて
おり、ステレオ複合信号が加えられるとともに、ループ
フィルタを構成するコンデンサ５２が設置されている。

このコンデンサ５２の端子間に発生する直流出力は、抵
抗５４．５６を介してレベルシフト回路５８．６０に加
工られている。各レベルシフト回路５８．６０は、トラ
ンジスタ６２、抵抗６４および定電流源６６で構成され
ており、各トランジスタ６２のベースに加えられる直流
レベルヲベース・エミッタ間電圧および抵抗６４の電圧
降下でシフトして出力する。

このシフトされた直流出力は、比較器６８に加えられて
比較される。すなわち、比較器６８はエミ□ツタを共通
にした一対のトランジスタ７０．７２と、これらトラン
ジスタ７０．’？２で構成される差動増幅器の能動負荷
である電流ミラー回路を構成するトランジスタ７４．７
６と、トランジスタ７０．７２の動作電流を決定する定
電流源としてのｌ−ランジスタフ８とから構成され、ト
ランジスタ７８のベースには、一定のバイアス電圧ｖＢ
が印加されている。

そして、トランジスタ７０のコレクタから取り出された
比較出力は、前記ステレオ表示器３０の駆動用回路８０
に加えられる。

なお、トランジスタ７４．７６のエミッタ側の正側電位
ラインと接地点との間には、駆動電源が供給され、Ｖｃ
ｃはその電圧である。

発明が解決しようとする問題点 このようなステレオ復調表示回路では、レベルシフト回
路５８．６０に抵抗６４を設置し、直流レベルを高めて
いるため、半導体集積回路で係るステレオ復調表示回路
を構成した場合、これらの抵抗６４の値の不整合により
、比較器６８にオフセットが生じて正確な判定が不可能
となり、ステレオ表示器３０を構成する発光ダイオード
の点灯レベルが不均一になるなどの不都合がある。

そこで、この発明は、比較器のオフセントの発生を抑制
し、ステレオ表示レベルを均一化しようとするものであ
る。

問題点を解決するための手段 この発明は、パイロット信号でスイッチングする第１の
スイッチング回路と、この第１のスイッチング回路に直
列に接続されかつ反転パイロット信号でスイッチングす
る第２のスイッチング回路と、第１および第２のスイッ
チング回路の出力端子間に設置されたフィルタと、この
フィルタの両端端子に発生する直流出力をレベルシフト
するレベルシフト回路と、各トランジスタを介して得ら
れる直流出力を比較しステレオ復調表示出力を発生する
比較器とを具備したステレオ復調表示回路において、第
１および第２のスイッチング回路の接続点を一定の直流
レベルに設定するとともに、前記レベルシフト回路のレ
ベルシフト用トランジスタの高電位側端子を前記比較器
の入力部に直結したものである。

作用 第１および第２のスイッチング回路の接続点電位を接地
レベルから、本来必要としていたレベルシフト回路にお
ける抵抗でのシフト分を補償し得る直流レベルに設定す
ることにより、従来のレベルシフト回路における抵抗を
除き、比較器のオフセントの発生を抑制する。

実施例 以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第１図は、この発明のステレオ復調表示回路の実施例を
示し、第３図および第５図に示す回路と同一部分には同
一符号を付しである。

第１図において、第１および第２のスイッチング回路３
６．３８の共通接続点にはバイアス端子８２が形成され
、一定のバイアス電圧ＶＢ２が加えられている。

このバイアス電圧ＶＢ２は、本来必要としていたレベル
シフト回路５８．６０における抵抗６４でのシフト分を
補償し得る直流電圧に設定する。

そして、この場合、このようなレベル設定によす、各レ
ベルシフト回路５８．６０における抵抗６４が除かれ、
レベルシフト用のトランジスタ６２の高電位側端子であ
るエミ’７タは、トランジスタ７０．７２のベースに直
結されている。

なお、比較器６日の動作電流を決定する定電流源として
のトランジスタ７８のベースには、バイアス電圧ＶＢＩ
が加えられている。

このような構成によれば、第１および第２のスイッチン
グ回路３６．３８の共通接続点に形成されたバイアス端
子８２に、第５図に示す従来のレベルシフト回路５Ｂ、
６０の抵抗６４でのシフト分を補償し得る直流電圧ＶＢ
２を印加したので、第５図に示す抵抗６４が除かれると
ともに、抵抗６４の均一性による比較器６８のオフセン
トの発生を抑制できる。

バイアス端子８２には、第２図に示すような定電圧回路
からなるバイアス回路からバイアス電圧ＶＢ２を印加す
ることができる。すなわち、このバイアス回路は、定電
流源８４から定電流を抵抗８６に流し、抵抗８６に発生
する電圧降下をトランジスタ８８のベースに加え、トラ
ンジスタ８８のコレクタを駆動電圧Ｖｃｃが加えられる
正側電位ラインに接続し、そのエミッタを抵抗９０を介
して接地したものである。

トランジスタ８８のエミッタには出力端子９２が形成さ
れ、所定のバイアス電圧ＶＢ２が得られる。

このようなバイアス回路によれば、第５図に示すステレ
オ復調表示回路とともに、串−の半導体集積回路で容易
に構成でき、特性の整合性を図ることができる。

発明の詳細 な説明したように、この発明によれば、比較器のオフセ
ットの発生を抑制でき、ステレオ表示器の表示レベルを
均一化でき、製品の均一性を高めることができる。

【図面の簡単な説明】

第１図はこの発明のステレオ復調表示回路の実施例を示
す回路図、第２図はそのバイアス回路の実施例を示す回
路図、第３図はステレオｆＪＥｉ［系統およびその表示
系統を示すブロック図、第４図は位相検波器の動作を示
す説明図、第５図は従来のステレオ復調表示回路を示す
回路図である。 ６・・・ステレオ復調表示回路、３０・・・ステレオ表
示器、３６・・・第１のスイッチング回路、３日・・・
第２のスイッチング回路、５８．６０・・・レベルシフ
ト回路、６８・・・比較器。

Claims (1)

【特許請求の範囲】
1. パイロット信号でスイッチングする第１のスイッチング
   回路と、この第１のスイッチング回路に直列に接続され
   かつ反転パイロット信号でスイッチングする第２のスイ
   ッチング回路と、第１および第２のスイッチング回路の
   出力端子間に設置されたフィルタと、このフィルタの両
   端端子に発生する直流出力をレベルシフトするレベルシ
   フト回路と、各トランジスタを介して得られる直流出力
   を比較しステレオ復調表示出力を発生する比較器とを具
   備したステレオ復調表示回路において、第１および第２
   のスイッチング回路の接続点を一定の直流レベルに設定
   するとともに、前記レベルシフト回路のレベルシフト用
   トランジスタの高電位側端子を前記比較器の入力部に直
   結したことを特徴とするステレオ復調表示回路。