JPS617984A - 対数変換回路 - Google Patents
対数変換回路Info
- Publication number
- JPS617984A JPS617984A JP12861184A JP12861184A JPS617984A JP S617984 A JPS617984 A JP S617984A JP 12861184 A JP12861184 A JP 12861184A JP 12861184 A JP12861184 A JP 12861184A JP S617984 A JPS617984 A JP S617984A
- Authority
- JP
- Japan
- Prior art keywords
- current
- logarithmic conversion
- logarithmic
- current value
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ） 産業上の利用分野
本発明は、入出力特性の変更が連続的にできる対数変換
回路に関する。
回路に関する。
超音波診断装置において、受信される超音波のレヘルは
反射体（例えば、被検体の組織）の性質によって大きく
異なるので、該反射信号処理部のグイナミソクレンジは
６０ｄＢ程度必要である。
反射体（例えば、被検体の組織）の性質によって大きく
異なるので、該反射信号処理部のグイナミソクレンジは
６０ｄＢ程度必要である。
この超音波信号を２０ｄＢ程度のグイナミソクレンジし
か持たないブラウン管上に表示する為には、何等かのグ
イナミソクレンジ圧縮手段が必要であり、その目的に対
数変換回路が使用されることが多い。
か持たないブラウン管上に表示する為には、何等かのグ
イナミソクレンジ圧縮手段が必要であり、その目的に対
数変換回路が使用されることが多い。
上記対数変換回路を、実際の超音波診断装置に使用する
時は、生体組織に対応して圧縮手段の特性を変えて最良
の超音波画像を得ることが常時行われるが、従来から該
対数変換回路の圧縮特性を連続的に変えられない等の問
題があり、連続的−圧縮特性が変えられる対数変換回路
が要求されていた。
時は、生体組織に対応して圧縮手段の特性を変えて最良
の超音波画像を得ることが常時行われるが、従来から該
対数変換回路の圧縮特性を連続的に変えられない等の問
題があり、連続的−圧縮特性が変えられる対数変換回路
が要求されていた。
ｔｂ） 従来の技術
従来の対数変換回路としては、例えばテキサス・インス
ツルメンツ（ＴＩ）社の集積回路ＴＬ４４１が良く知ら
れているが、第２図にその一例を示す。
ツルメンツ（ＴＩ）社の集積回路ＴＬ４４１が良く知ら
れているが、第２図にその一例を示す。
第２図において、（イ）は上記対数変換回路の構成を示
し、（ロ）は該対数変換回路の圧縮変換特性を示してい
る。
し、（ロ）は該対数変換回路の圧縮変換特性を示してい
る。
本図（イ）において、スイッチＳＬ、５２がオフである
と、常用数一対数変換部ＤＡＩ、ＤＡ２のそれぞれの２
つの入力はバランスしているので、トランジスタＱｌ、
Ｑ２のコレクタにはＩＯ／２が流れ、コレクタ抵抗Ｒ１
，Ｒ２には、該コレクタ電流に対応した出力Ｅｏ−＋Ｖ
−ＩＯ・Ｒ１ が出力端子Ｅｏに得られる。
と、常用数一対数変換部ＤＡＩ、ＤＡ２のそれぞれの２
つの入力はバランスしているので、トランジスタＱｌ、
Ｑ２のコレクタにはＩＯ／２が流れ、コレクタ抵抗Ｒ１
，Ｒ２には、該コレクタ電流に対応した出力Ｅｏ−＋Ｖ
−ＩＯ・Ｒ１ が出力端子Ｅｏに得られる。
次に入力Ｅｉが極めて低いレベルにある時を考えると、
上記スイッチＳｌ、Ｓ２のオン、オフに拘わらず、それ
ぞれの常用数一対数変換部ＤＡＩ、ＤＡ２のそれぞれの
コレクタにはＩＯ／２が流れ、コレクタ抵抗Ｒ１，Ｒ２
には、それぞれＩＯが流れている。
上記スイッチＳｌ、Ｓ２のオン、オフに拘わらず、それ
ぞれの常用数一対数変換部ＤＡＩ、ＤＡ２のそれぞれの
コレクタにはＩＯ／２が流れ、コレクタ抵抗Ｒ１，Ｒ２
には、それぞれＩＯが流れている。
ここで、スイッチＳ１をオンとして、入力Ｅｉのレベル
が大きくなると、ＤＡ１部のトランジスタＱ１のコレク
タ電流１ｉが入力Ｅｉの対数値に比例して、リニアに増
加するように動作する為、出力端子において、 Ｅｏ＝ ＋Ｖ−（Ｉｉ＋ＩＯ） ・Ｒ１の出力電圧が
得られ、入力電圧Ｅｉに対する対数変換出力（即ち、Ｉ
ｆ−Ｒ１）が得られることになる。
が大きくなると、ＤＡ１部のトランジスタＱ１のコレク
タ電流１ｉが入力Ｅｉの対数値に比例して、リニアに増
加するように動作する為、出力端子において、 Ｅｏ＝ ＋Ｖ−（Ｉｉ＋ＩＯ） ・Ｒ１の出力電圧が
得られ、入力電圧Ｅｉに対する対数変換出力（即ち、Ｉ
ｆ−Ｒ１）が得られることになる。
そして、Ｅｉが極めて大きくなると、トランジスタロ１
ば飽和状態となって、一定電流１０が流れると共に、Ｄ
Ａ２部のトランジスタ旧にも１０／２の電流が流れてい
るから、コレクタ抵抗Ｒ１には、１０＋ＩＯ／２＝３１
０／２ の一定値が流れることになる。
ば飽和状態となって、一定電流１０が流れると共に、Ｄ
Ａ２部のトランジスタ旧にも１０／２の電流が流れてい
るから、コレクタ抵抗Ｒ１には、１０＋ＩＯ／２＝３１
０／２ の一定値が流れることになる。
この時の対数変換特性を示したのが（ロ）図の（３）で
ある。
ある。
次にスイッチＳ１がオフで、スイッチｓ２がオンの場合
には、常用数一対数変換部ＯＡ２の入力側に、１５ｄＢ
のリニアアンプＬ＾が接続されているので、Ｅｉが１５
ｄＢ低いレベルにおいて、常用数一対数変換部ＤＡＩと
同じ条件となり、上記と同じ動作となる為、（ロ）図の
（２）の対数変換特性を示すことになる。
には、常用数一対数変換部ＯＡ２の入力側に、１５ｄＢ
のリニアアンプＬ＾が接続されているので、Ｅｉが１５
ｄＢ低いレベルにおいて、常用数一対数変換部ＤＡＩと
同じ条件となり、上記と同じ動作となる為、（ロ）図の
（２）の対数変換特性を示すことになる。
そして、スイッチ５１．Ｓ２の両方がオンの時には、上
記（２） 、 （３）の対数変換特性を合成したものと
なり、（１）で示した対数変換特性を示すことが分かる
。
記（２） 、 （３）の対数変換特性を合成したものと
なり、（１）で示した対数変換特性を示すことが分かる
。
上記の従来方式の対数変換特性を要約すると、（１）ノ
時は、スイッチＳｌ 、 Ｓ２がオンノ時で、３０ｄＢ
の範囲の入力Ｅｉを対数変換し、 （２）はスイッチＳ２のみオンの時で、１５ｄＢの範囲
の入力Ｅｉを対数変換し、 （３）はスイッチＳｌのみオンの時で、１５ｄＢの範囲
の入力Ｅｉを対数変換する。
時は、スイッチＳｌ 、 Ｓ２がオンノ時で、３０ｄＢ
の範囲の入力Ｅｉを対数変換し、 （２）はスイッチＳ２のみオンの時で、１５ｄＢの範囲
の入力Ｅｉを対数変換し、 （３）はスイッチＳｌのみオンの時で、１５ｄＢの範囲
の入力Ｅｉを対数変換する。
但し、（２）の場合より対数変換特性がリニアとなる入
力レベルが１５ｄＢ高くなっている。
力レベルが１５ｄＢ高くなっている。
（Ｃ１発明が解決しようとする問題点
このように、従来方式においては、第２図（ロ）から明
らかなように、 （１） ＊ （２） 、或いは（１）ｇ（３）のように
、離散的にしか対数変換特性を変えられない問題があっ
た。
らかなように、 （１） ＊ （２） 、或いは（１）ｇ（３）のように
、離散的にしか対数変換特性を変えられない問題があっ
た。
本発明は上記従来の欠点に鑑み、連続的に対数変換特性
を変更できる方法を提供することを目的とするものであ
る。
を変更できる方法を提供することを目的とするものであ
る。
＋ｄｌ 問題点を解決する為の手段
そしてこの目的は、エミッタ結合型の常用数一対数変換
部を複数個有する対数変換回路において、該結合された
エミッタの各電流値が可変であり、且つ各電流値の総和
が略一定であるように構成し、上記各エミッタに供給す
る電流値を連続可変とすることにより、連続的に対数変
換特性を変更できる本発明の対数変換回路によって達成
される。又上記エミッタに供給する電流値を、該対数変
換回路の出力信号で変化させることにより、より好まし
い超音波反ｉ４信号処理ができる。
部を複数個有する対数変換回路において、該結合された
エミッタの各電流値が可変であり、且つ各電流値の総和
が略一定であるように構成し、上記各エミッタに供給す
る電流値を連続可変とすることにより、連続的に対数変
換特性を変更できる本発明の対数変換回路によって達成
される。又上記エミッタに供給する電流値を、該対数変
換回路の出力信号で変化させることにより、より好まし
い超音波反ｉ４信号処理ができる。
＋８） 作用
即ち、本発明よれば、従来の対数変換回路が、複数個の
常用数一対数変換部を定電流源を有する差動増幅器で構
成している為、離散的にしか対数変換特性を変えること
ができないことに着目して、各常用数一対数変換部の電
流源を可変電流源とするのに、差動増幅器で構成される
電流分流回路の、それぞれのコレクタ側から供給するよ
うにし、該差動増幅器の一方の入力である閾値電圧Ｖｋ
に対する他方の入力である制御電圧νＣを変化させて可
変とするようにしたものであるので、該制御電圧Ｖｃを
変えるだけで、該対数変換特性を連続的に変更できる効
果がある。
常用数一対数変換部を定電流源を有する差動増幅器で構
成している為、離散的にしか対数変換特性を変えること
ができないことに着目して、各常用数一対数変換部の電
流源を可変電流源とするのに、差動増幅器で構成される
電流分流回路の、それぞれのコレクタ側から供給するよ
うにし、該差動増幅器の一方の入力である閾値電圧Ｖｋ
に対する他方の入力である制御電圧νＣを変化させて可
変とするようにしたものであるので、該制御電圧Ｖｃを
変えるだけで、該対数変換特性を連続的に変更できる効
果がある。
又、上記Ｖｃを当該対数変換回路の出力信号とずること
により、該対数変換回路の入力信号に対する出力信号の
リングダウン時間を短くすることができる効果がある （ｆ） 実施例 以下本発明の実施例を図面によって詳述する。
により、該対数変換回路の入力信号に対する出力信号の
リングダウン時間を短くすることができる効果がある （ｆ） 実施例 以下本発明の実施例を図面によって詳述する。
第１図（伺は本発明の一実施例を示したもので、（ロ）
はその対数変換特性の例を示したものである。
はその対数変換特性の例を示したものである。
本発明の主眼は、本図から明らかな如く、実施例で示し
た２つの常用数一対数変換部Ｄ＾１．ＤＡ２に対する供
給電流を、定電流源の電流値（但し、電流値２ＩＯ）を
分流し、極限においては一方の対数変換部に対する供給
４ｎを“０′とした時、他方の対数変換部に対する供給
電流を２１０となるが、一般には分流比をαとすると、
例えば、 常用数一対数変換部ＤＡＩにはα２１０常用数一対数変
換部ＤＡ２には（１−α）２１０に分流するように構成
する所にある。
た２つの常用数一対数変換部Ｄ＾１．ＤＡ２に対する供
給電流を、定電流源の電流値（但し、電流値２ＩＯ）を
分流し、極限においては一方の対数変換部に対する供給
４ｎを“０′とした時、他方の対数変換部に対する供給
電流を２１０となるが、一般には分流比をαとすると、
例えば、 常用数一対数変換部ＤＡＩにはα２１０常用数一対数変
換部ＤＡ２には（１−α）２１０に分流するように構成
する所にある。
第１図において、ＤＡＩ、ＤＡ２は第２図で説明したエ
ミッタ結合型の常用数一対数変換部で、それぞれのエミ
ッタには電流分流回路ＤＡ３のそれぞれのコレクタが接
続されている。
ミッタ結合型の常用数一対数変換部で、それぞれのエミ
ッタには電流分流回路ＤＡ３のそれぞれのコレクタが接
続されている。
そして、ｖｋ：闇値電圧
ｖｃ二制御電圧
をそれぞれ示している。
ここで、若しＶｃ ＝ Ｖｋの時を考えると、上記電流
分流回路ＤＡ３は２つの入力がバランスしているので、
それぞれのコレクタ電流は１０となり、常用数一対数変
換部ＤＡＩ、ＯＡ２に対して、同じエミッタ電流ＩＯを
供給するように動作するので、常用数一対数変換部０八
１．ＤＡ２は第２図における（１）のケースに対応した
対数変換回路として機能するように動作する。これば、
前記分流比α−０，５の場合に相当する。
分流回路ＤＡ３は２つの入力がバランスしているので、
それぞれのコレクタ電流は１０となり、常用数一対数変
換部ＤＡＩ、ＯＡ２に対して、同じエミッタ電流ＩＯを
供給するように動作するので、常用数一対数変換部０八
１．ＤＡ２は第２図における（１）のケースに対応した
対数変換回路として機能するように動作する。これば、
前記分流比α−０，５の場合に相当する。
この状態から、制御電圧Ｖｃが、
Ｖｃ ＞ Ｖｋ
の方向に大きくなると、トランジスタ０３のコレクタ電
流α２１０が、トランジスタｏ４のコレクタ電流（１−
α）２ＩＯよりも大きくなる。
流α２１０が、トランジスタｏ４のコレクタ電流（１−
α）２ＩＯよりも大きくなる。
逆に、制御電圧Ｖｃが、
Ｖｃ＜Ｖｋ
の方向に大きくなると、トランジスタロ３の′コレクタ
電流α２１０が、トランジスタＱ４のコレクタ電流（１
−α）２ＩＯよりも小さくなるように動作する。
電流α２１０が、トランジスタＱ４のコレクタ電流（１
−α）２ＩＯよりも小さくなるように動作する。
そして、制御電圧ＶｃがＶｃ ＞ Ｖｋの方向に最大値
を示した時、常用数一対数変換部ＤＡＩのエミッタに対
する供給電流が最大値の２ＩＯとなり、常用数一対数変
換部ＤＡ２のエミッタに対する供給電流は。
を示した時、常用数一対数変換部ＤＡＩのエミッタに対
する供給電流が最大値の２ＩＯとなり、常用数一対数変
換部ＤＡ２のエミッタに対する供給電流は。
０゛となって、第２図の（３）に対応した動作となる。
即ち、入力Ｅｉが低レベルの時は、常用数一対数変換部
０八１のトランジスタ０１１口２において、それぞれ■
０のコレクタ電流が流れ、Ｅｉが大きくなると、入力Ｅ
ｉの対数に対してリニアにトランジスタ旧のコレクタ
電流が増加する。
０八１のトランジスタ０１１口２において、それぞれ■
０のコレクタ電流が流れ、Ｅｉが大きくなると、入力Ｅ
ｉの対数に対してリニアにトランジスタ旧のコレクタ
電流が増加する。
実際的には、トランジスタＱ１の電圧電流特性により、
入力Ｅｉがあるレベル迄増加しないと、上記対数変換は
行われない。そして、トランジスタ０１が飽和する状態
になると、コレクタ電流は２ＩＯとなり一定となる。こ
の状態が、前記α−１のケースである。
入力Ｅｉがあるレベル迄増加しないと、上記対数変換は
行われない。そして、トランジスタ０１が飽和する状態
になると、コレクタ電流は２ＩＯとなり一定となる。こ
の状態が、前記α−１のケースである。
次に、制御電圧ＶｃがνＣ〈νにの方向に最大値を示し
た時、常用数一対数変換部ＤＡ２のエミッタに対する供
給電流が最大値の２１０となり、常用数一対数変換部Ｄ
ＡＩのエミッタに対する供給電流は“０”となって、第
２図の（２）に対応した動作となる。
た時、常用数一対数変換部ＤＡ２のエミッタに対する供
給電流が最大値の２１０となり、常用数一対数変換部Ｄ
ＡＩのエミッタに対する供給電流は“０”となって、第
２図の（２）に対応した動作となる。
即ち、入力Ｅｉが低レベルの時は、常用数一対数変換部
ＤＡ２のトランジスタロ１１口２において、それぞれ１
０のコレクタ電流が流れ、Ｅｉが大きくなると、入力Ｅ
ｉの対数に対してリニアにトランジスタ旧のコレクタ電
流が増加する。
ＤＡ２のトランジスタロ１１口２において、それぞれ１
０のコレクタ電流が流れ、Ｅｉが大きくなると、入力Ｅ
ｉの対数に対してリニアにトランジスタ旧のコレクタ電
流が増加する。
そして、トランジスタ０１が飽和する状態になると、コ
レクタ電流は２１０となり一定となる。この状態が、前
記α−０のケースである。
レクタ電流は２１０となり一定となる。この状態が、前
記α−０のケースである。
但し、この場合には、常用数一対数変換部ＤＡ２の入力
端子には、入力ＥｉをリニアアンプＬへによって、１５
ｄＢ増幅した信号が入力されているので、対数変換特性
がリニアとなる入力レベルの絶対値が１５ｄＢだけ低く
なり、第２図の（２）に対応した変換特性を示すことに
なる。
端子には、入力ＥｉをリニアアンプＬへによって、１５
ｄＢ増幅した信号が入力されているので、対数変換特性
がリニアとなる入力レベルの絶対値が１５ｄＢだけ低く
なり、第２図の（２）に対応した変換特性を示すことに
なる。
以上の動作を、入力電圧ＥｉをＸ軸に、コレクク抵抗Ｒ
１を流れる電流ＩをＹ軸として示したものが（ロ）で示
したグラフであって、制御電圧ＶＣを電流分流回路ＤＡ
３の閾値電圧Ｖｋに対して、Ｖｃ＜Ｖｋ （α−０）
４Ｖｃ＝Ｖｋ （α＝０．５）＃Ｖｃ＞Ｖｋ （α＝１
） と変化させるに従って、図のような連続した対数変換特
性が得られることが分かる。
１を流れる電流ＩをＹ軸として示したものが（ロ）で示
したグラフであって、制御電圧ＶＣを電流分流回路ＤＡ
３の閾値電圧Ｖｋに対して、Ｖｃ＜Ｖｋ （α−０）
４Ｖｃ＝Ｖｋ （α＝０．５）＃Ｖｃ＞Ｖｋ （α＝１
） と変化させるに従って、図のような連続した対数変換特
性が得られることが分かる。
ここで、０≦α≦１を与える制御電圧Ｖｃに対して、
常用数一対数変換部ＤＡＩにおいて、対数変換特性がリ
ニアとなる入力電圧Ｅｉの最大レベルを＋１５ｄＢ、最
小レベルをＯｄＢとし、 常用数一対数変換部Ｄ＾２において、対数変換特性がリ
ニアとなる入力電圧Ｅｉの最小レベルを一１５ｄＢ、最
大レベルをＯｄＢとすると、 α−００時は、Ｅｉ＝−１５ｄＢ〜ＯｄＢ迄の間におい
て対数変換特性がリニアとなり、 α−１の時は、Ｅｉ＝ＯｄＢ〜＋１５ｄＢ迄の間におい
て対数変換特性がリニアとなる。
ニアとなる入力電圧Ｅｉの最大レベルを＋１５ｄＢ、最
小レベルをＯｄＢとし、 常用数一対数変換部Ｄ＾２において、対数変換特性がリ
ニアとなる入力電圧Ｅｉの最小レベルを一１５ｄＢ、最
大レベルをＯｄＢとすると、 α−００時は、Ｅｉ＝−１５ｄＢ〜ＯｄＢ迄の間におい
て対数変換特性がリニアとなり、 α−１の時は、Ｅｉ＝ＯｄＢ〜＋１５ｄＢ迄の間におい
て対数変換特性がリニアとなる。
従って、０くαく１の間においては、制御電圧Ｖｃを閾
値電圧Ｖｋより小さい値から、大きい値迄変化させるこ
とにより、 一１５ｄＢ≦Ｅｉ≦ＯｄＢ、では、常用数一対数変換部
ＤＡ２の対数変換特性に従い、 ＯｄＢ≦Ｅｉ≦＋１５ｄＢでは、常用数一対数変換部Ｄ
ＡＩの対数変換特性に従うように動作する。
値電圧Ｖｋより小さい値から、大きい値迄変化させるこ
とにより、 一１５ｄＢ≦Ｅｉ≦ＯｄＢ、では、常用数一対数変換部
ＤＡ２の対数変換特性に従い、 ＯｄＢ≦Ｅｉ≦＋１５ｄＢでは、常用数一対数変換部Ｄ
ＡＩの対数変換特性に従うように動作する。
上記のように、α・０．５からはずれると１．完全な対
数特性からはずれ出すが、超音波診断装置等ではあまり
問題とならない。
数特性からはずれ出すが、超音波診断装置等ではあまり
問題とならない。
次に、本発明の対数変換回路を、信号１ｆＭ、続時間の
短い、例えば超音波診断装置に適用した例について、第
３図で説明する。
短い、例えば超音波診断装置に適用した例について、第
３図で説明する。
従来から、対数変換回路を使用すると、広いグイナミソ
クレンジを有する信号を漏れなく拾って表示できるので
、上記超音波診断装置では、特に多く用いられてきた。
クレンジを有する信号を漏れなく拾って表示できるので
、上記超音波診断装置では、特に多く用いられてきた。
然し、超音波トランスデユーサで受信した信号の波形は
、該超音波トランスデユーサ内のハソキング層内での超
音波信号の多重反射の為に尾を引きやすく、対数変換回
路によって、尾が強調され画質を劣化させている面も少
なくなかった。
、該超音波トランスデユーサ内のハソキング層内での超
音波信号の多重反射の為に尾を引きやすく、対数変換回
路によって、尾が強調され画質を劣化させている面も少
なくなかった。
そこで、第３図（イ）に示した例のように、対数変換回
路の出力信号を、第１図で説明した制御信号Ｖｃとする
ように構成することにより、人力信号Ｅｉに対して、リ
ングダウン時間の短い出力信号Ｅｏを得ることができ、
超音波診断装置における超音波断層像の画質を向上させ
るこたとができる。
路の出力信号を、第１図で説明した制御信号Ｖｃとする
ように構成することにより、人力信号Ｅｉに対して、リ
ングダウン時間の短い出力信号Ｅｏを得ることができ、
超音波診断装置における超音波断層像の画質を向上させ
るこたとができる。
第３図（イ）において、１は第１図で説明した本発明の
対数変換回路で、Ｅｉ＋ Ｖｃは第１図で説明したもの
と同しものであり、Ｖｃを対数変換回路１の出力信号Ｅ
ｏとしている所に特徴がある。
対数変換回路で、Ｅｉ＋ Ｖｃは第１図で説明したもの
と同しものであり、Ｖｃを対数変換回路１の出力信号Ｅ
ｏとしている所に特徴がある。
本発明の対数変換回路１をこのように適用した場合、超
音波受信信号Ｅｉの波形に対して、制御電圧Ｖｃ、対数
変換回路１の出力信号ＥＯの波形がどのようになるかを
、（ロ）のグラフを用０て、以下に説明する。
音波受信信号Ｅｉの波形に対して、制御電圧Ｖｃ、対数
変換回路１の出力信号ＥＯの波形がどのようになるかを
、（ロ）のグラフを用０て、以下に説明する。
（ロ）図において、■はＩＥｉの波形を示し、纏よ第１
図で説明した対数変換回路１における対数変換特性を示
しく但し、Ｖｃ ＞ Ｖｋの場合）、■はＶｃ。
図で説明した対数変換回路１における対数変換特性を示
しく但し、Ｖｃ ＞ Ｖｋの場合）、■はＶｃ。
Ｅｏの波形を示している。
例えば、■において、時刻Ｌ３の時の入力電圧をＥｉ３
とすると、■から同し時刻ｔ３の時の制御電圧ＶｃはＶ
ｃ３であるので、対数変換特性のグラフ■においては、
パラメータ（ｔ３． ｔ５）で示した変換特性を示して
いる。
とすると、■から同し時刻ｔ３の時の制御電圧ＶｃはＶ
ｃ３であるので、対数変換特性のグラフ■においては、
パラメータ（ｔ３． ｔ５）で示した変換特性を示して
いる。
従って、超音波受信信号Ｅｉ３に対する対数変換回路ｌ
の出力信号ＥＯは、■のグラフにおけるＥｏの波形の中
のＥＯ３で示した値をとることになる。
の出力信号ＥＯは、■のグラフにおけるＥｏの波形の中
のＥＯ３で示した値をとることになる。
以下同じ手順で、例えば時刻ｔＯ〜ｔ７迄のＥｉに対す
るＥｏの波形を求めると、それぞれの時刻におりるＶｃ
に対応して対数変換特性が決まるので、■で示したＥＯ
の波形となり、人力信号Ｅｉ （■の図では、点線で示
している）に対して、リングダウン時間の短い出力波形
ＥＯが得られることが分かる。
るＥｏの波形を求めると、それぞれの時刻におりるＶｃ
に対応して対数変換特性が決まるので、■で示したＥＯ
の波形となり、人力信号Ｅｉ （■の図では、点線で示
している）に対して、リングダウン時間の短い出力波形
ＥＯが得られることが分かる。
ｆｇ） 発明の効果
以上、詳細に説明したように、本発明の対数変換回路は
、エミッタ結合型の常用数一対数変換部を複数個有する
対数変換回路において、該結合されたエミッタの各電流
値が可変であり、且つ各電流値の総和が略一定であるよ
うに構成するのに、差動増幅器で構成された電流分流回
路のコレクタ側を上記対数変換回路のエミッタに接続し
、該差動増幅器の一方の入力である闇値電圧Ｖｋに対す
る他方の人力である制御電圧Ｖｃを変化させて可変とす
るようにしたものであるので、該制御電圧Ｖｃを変える
だけで、該対数変換特性を連続的に変更できる効果があ
る。
、エミッタ結合型の常用数一対数変換部を複数個有する
対数変換回路において、該結合されたエミッタの各電流
値が可変であり、且つ各電流値の総和が略一定であるよ
うに構成するのに、差動増幅器で構成された電流分流回
路のコレクタ側を上記対数変換回路のエミッタに接続し
、該差動増幅器の一方の入力である闇値電圧Ｖｋに対す
る他方の人力である制御電圧Ｖｃを変化させて可変とす
るようにしたものであるので、該制御電圧Ｖｃを変える
だけで、該対数変換特性を連続的に変更できる効果があ
る。
又、該対数変換回路の出力信号を第１図で説明した制御
信号Ｖｃとするように構成する手段を、例えば超音波診
断装置に適用した場合、超音波入力信号Ｂｉに対して、
リングダウン時間の短い出力信号Ｅｏを得ることができ
、超音波診断装置における超音波断層像の画質を向上さ
せることができる効果が得られる。
信号Ｖｃとするように構成する手段を、例えば超音波診
断装置に適用した場合、超音波入力信号Ｂｉに対して、
リングダウン時間の短い出力信号Ｅｏを得ることができ
、超音波診断装置における超音波断層像の画質を向上さ
せることができる効果が得られる。
第１図は本発明の一実施例と、その対数変換特性を示し
た図。 第２図は従来方式による対数変換回路と、その対数変換
特性を示した図。 第３図は本発明の対数変換回路を超音波診断装置に適用
して、超音波受信信号のリングダウン時間を短くできる
効果を説明する図、である。 図面において、 ＤＡＩ、ＤＡ２は常用数一対数変換部。 ＤＡ３は電流分流回路、 ＬＡは１５ｄＢのリニアア
ンプ。 Ｑｌ、口２．及びＱ３．Ｑ４はトランジスタ。 Ｓｌ 、 Ｓ２はスイッチ。 Ｒ１，Ｒ２はコレクタ抵抗、Ｅｉは入力信号。 ＥＯは出力信号、 １０は定電流源の電流値。 νには闇値電圧、 Ｖｃは制御電圧。 αは分流比。 をそれぞれ示す。
た図。 第２図は従来方式による対数変換回路と、その対数変換
特性を示した図。 第３図は本発明の対数変換回路を超音波診断装置に適用
して、超音波受信信号のリングダウン時間を短くできる
効果を説明する図、である。 図面において、 ＤＡＩ、ＤＡ２は常用数一対数変換部。 ＤＡ３は電流分流回路、 ＬＡは１５ｄＢのリニアア
ンプ。 Ｑｌ、口２．及びＱ３．Ｑ４はトランジスタ。 Ｓｌ 、 Ｓ２はスイッチ。 Ｒ１，Ｒ２はコレクタ抵抗、Ｅｉは入力信号。 ＥＯは出力信号、 １０は定電流源の電流値。 νには闇値電圧、 Ｖｃは制御電圧。 αは分流比。 をそれぞれ示す。
Claims (2)
- （１）エミッタ結合型の常用数−対数変換部を複数個有
する対数変換回路であって、該結合されたエミッタ端子
に接続される各電流源の電流値が可変であり、且つ該各
電流値の総和が概略一定であるように構成したことを特
徴とする対数変換回路。 - （２）上記各電流源の電流値を対数変換回路の出力信号
で制御するようにしたことを特徴とする特許請求の範囲
第１項に記載の対数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12861184A JPS617984A (ja) | 1984-06-22 | 1984-06-22 | 対数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12861184A JPS617984A (ja) | 1984-06-22 | 1984-06-22 | 対数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617984A true JPS617984A (ja) | 1986-01-14 |
| JPH0451875B2 JPH0451875B2 (ja) | 1992-08-20 |
Family
ID=14989066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12861184A Granted JPS617984A (ja) | 1984-06-22 | 1984-06-22 | 対数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617984A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321060U (ja) * | 1989-07-07 | 1991-03-01 |
-
1984
- 1984-06-22 JP JP12861184A patent/JPS617984A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321060U (ja) * | 1989-07-07 | 1991-03-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451875B2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543927B1 (en) | Variable-gain amplifier controlled by an analog signal and having a large dynamic range | |
| US6229375B1 (en) | Programmable low noise CMOS differentially voltage controlled logarithmic attenuator and method | |
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| JP2606599B2 (ja) | 対数増幅回路 | |
| EP1020027B1 (en) | Cmos differential voltage controlled logarithmic attenuator and method | |
| TW200428764A (en) | Gain amplifier with DC offset cancellation circuit | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| JPS617984A (ja) | 対数変換回路 | |
| US6239655B1 (en) | Microphone amplifier with digital gain control | |
| US5318034A (en) | Electrically adjustable delay circuit and ultrasonic diagnosis apparatus | |
| EP0661804A2 (en) | Volume controller | |
| US6642795B2 (en) | Fast recovery time precision amplifier | |
| US3959732A (en) | Signal processing system and method | |
| JPS60187130A (ja) | デイジタル論理ゲ−ト回路 | |
| JPH0771289B2 (ja) | デジタルフルオログラフィ装置 | |
| GB2171270A (en) | Low noise high thermal stability attenuator of the integratable type | |
| JPH08222960A (ja) | オーバーラップした入力信号レンジを有する低供給電圧ミキサ | |
| GB2208053A (en) | A gain controlled preamplifier | |
| JPS5887924A (ja) | 信号強度表示用信号発生装置 | |
| JP3502593B2 (ja) | 超音波診断装置の受信遅延加算回路 | |
| JPH01216623A (ja) | 集積回路 | |
| JPS6216585B2 (ja) | ||
| JPS6216750A (ja) | 超音波診断装置 | |
| JP2600339B2 (ja) | 利得制御回路 | |
| JPH09121131A (ja) | ミキサコンソールのためのモノリシック集積可能なミキサネットワーク |