JPH01216623A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01216623A JPH01216623A JP63041468A JP4146888A JPH01216623A JP H01216623 A JPH01216623 A JP H01216623A JP 63041468 A JP63041468 A JP 63041468A JP 4146888 A JP4146888 A JP 4146888A JP H01216623 A JPH01216623 A JP H01216623A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- wiring
- elements
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プログラマブルな配線要素により、任意の回
路ブロック間を接続してユーザーが手元で任意の機能回
路を実現する集積回路に関し、その際、回路ブロック間
の信号のレベル低下による誤った伝達を防止して、アナ
ログ回路等を実現可能にした集積回路に関するものであ
る。
路ブロック間を接続してユーザーが手元で任意の機能回
路を実現する集積回路に関し、その際、回路ブロック間
の信号のレベル低下による誤った伝達を防止して、アナ
ログ回路等を実現可能にした集積回路に関するものであ
る。
［従来の技術］
従来より、ユーザーが手元において任意の論理回路を実
現できるように構成されたＰＬＤ（プログラマブル・ロ
ジック・デバイス）等のプログラマブルな集積回路が知
られている。中でも、複数の回路ブロック間をプログラ
マブルな配線によって任意に接続可能なＰＬＤとしてヨ
ーロッパ特許ＥＰＯ２０４０３４がある。これらのＰＬ
Ｄは、主としてディジタル信号を取り扱う論理回路を実
現する。
現できるように構成されたＰＬＤ（プログラマブル・ロ
ジック・デバイス）等のプログラマブルな集積回路が知
られている。中でも、複数の回路ブロック間をプログラ
マブルな配線によって任意に接続可能なＰＬＤとしてヨ
ーロッパ特許ＥＰＯ２０４０３４がある。これらのＰＬ
Ｄは、主としてディジタル信号を取り扱う論理回路を実
現する。
一方、ユーザー即ちカスタマがアナログ集積回路を所望
する場合は、フルカスタム方式で設計製造されるのが一
般的であるが、現在、ゲートアレーの手法を利用し、チ
ップ上にアレー状に配置したアナログ回路ブロック間を
、カスタマの希望に沿って配線工程のマスクパターンを
作成することにより、最後のアルミ配線を行い任意のア
ナログ集積回路を実現するセミカスタム方式のアナログ
マスタースライスが提案されている。
する場合は、フルカスタム方式で設計製造されるのが一
般的であるが、現在、ゲートアレーの手法を利用し、チ
ップ上にアレー状に配置したアナログ回路ブロック間を
、カスタマの希望に沿って配線工程のマスクパターンを
作成することにより、最後のアルミ配線を行い任意のア
ナログ集積回路を実現するセミカスタム方式のアナログ
マスタースライスが提案されている。
［発明が解決しようとする課題］
しかしながら、上記従来の技術における集積回路では、
以下のことが問題点になっていた。
以下のことが問題点になっていた。
（１）ＰＬＤは、ユーザーが手元で任意の機能回路を実
現できるが、これをアナログ回路にも適用しようとする
と、プログラマブルな配線要素等に使用されるスイッチ
素子等において生ずる電圧降下が、その配線要素で伝達
するアナログ信号の誤差となり、正確な動作を保証でき
なくなる。
現できるが、これをアナログ回路にも適用しようとする
と、プログラマブルな配線要素等に使用されるスイッチ
素子等において生ずる電圧降下が、その配線要素で伝達
するアナログ信号の誤差となり、正確な動作を保証でき
なくなる。
（２）フルカスタム方式またはセミカスタム方式の集積
回路は、両者に程度の差はあるもののカスタマが必要な
回路を得るまでには、多大な労力と長時間の製造工程を
必要とするうえに、工場出荷時に既に回路機能が決定さ
れていて、その集積回路の機能をユーザーが手元で変更
することができず、柔軟性に欠けている。
回路は、両者に程度の差はあるもののカスタマが必要な
回路を得るまでには、多大な労力と長時間の製造工程を
必要とするうえに、工場出荷時に既に回路機能が決定さ
れていて、その集積回路の機能をユーザーが手元で変更
することができず、柔軟性に欠けている。
本発明は、上記問題点を解決するために創案されたもの
で、回路ブロック間の信号のレベル低下による誤った伝
達を防止して、アナログ回路を含む任意の機能回路をユ
ーザーが手元でプログラマブルに得ることができる集積
回路を提供することを目的とする。
で、回路ブロック間の信号のレベル低下による誤った伝
達を防止して、アナログ回路を含む任意の機能回路をユ
ーザーが手元でプログラマブルに得ることができる集積
回路を提供することを目的とする。
［課題を解決するための手段］
上記の目的を達成するための本発明の集積回路の構成は
、 複数個の回路ブロックとプログラマブルな配線要素を備
えてなる集積回路において、少なくとも１つの回路ブロ
ックが、少なくとも１つの回路要素および少なくとも１
つの電圧電流変換器を有し、上記回路要素の電圧出力信
号は上記電圧電流変換器により電流信号に変換された後
、 上記プログラマブルな配線要素によって任意の回路ブロ
ックの入力へ接続されることを特徴とする。
、 複数個の回路ブロックとプログラマブルな配線要素を備
えてなる集積回路において、少なくとも１つの回路ブロ
ックが、少なくとも１つの回路要素および少なくとも１
つの電圧電流変換器を有し、上記回路要素の電圧出力信
号は上記電圧電流変換器により電流信号に変換された後
、 上記プログラマブルな配線要素によって任意の回路ブロ
ックの入力へ接続されることを特徴とする。
［作用］
本発明は、プログラマブルな配線要素を備えて、任意の
回路要素で構成した回路ブロック間をプログラミングに
より任意に接続して所望の機能回路を実現する。その際
の回路ブロック間の信号の授受の少なくとも一部は電圧
電流変換器を介して電流信号で行うことにより、配線要
素等において電圧降下が生じても、電流自体が変化しな
い電流伝播の作用を利用して信号を正確に伝達する。
回路要素で構成した回路ブロック間をプログラミングに
より任意に接続して所望の機能回路を実現する。その際
の回路ブロック間の信号の授受の少なくとも一部は電圧
電流変換器を介して電流信号で行うことにより、配線要
素等において電圧降下が生じても、電流自体が変化しな
い電流伝播の作用を利用して信号を正確に伝達する。
［実施例コ
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明の一実施例を示す構成図である。
本実施例の集積回路は、チップ１上の辺部に複数の人出
力パッド２を整列して設け、そのチップ１上の内部に複
数の回路ブロック３を配列して設け、さらに入出力パッ
ド２と回路ブロック３の間隙および回路ブロック３同士
の間隙を配線領域４としそれらの間隙を縫って複数本の
回路のプログラマブルな配線要素を設ける。
力パッド２を整列して設け、そのチップ１上の内部に複
数の回路ブロック３を配列して設け、さらに入出力パッ
ド２と回路ブロック３の間隙および回路ブロック３同士
の間隙を配線領域４としそれらの間隙を縫って複数本の
回路のプログラマブルな配線要素を設ける。
回路ブロック３は、任意の回路要素３１と、その回路要
素３１の電圧出力信号を電流信号に変換する電圧電流変
換器３２をそれぞれ少なくとも１つ備えている。回路要
素３１および電圧電流変換器３２とも、回路機能によっ
ては複数設けられる。
素３１の電圧出力信号を電流信号に変換する電圧電流変
換器３２をそれぞれ少なくとも１つ備えている。回路要
素３１および電圧電流変換器３２とも、回路機能によっ
ては複数設けられる。
回路ブロック３からの出力は、上記電流信号によって送
出される。
出される。
配線領域４のプログラマブルな配線要素は、例えば配線
要素の配線と入出力パッド２の入出力線と交叉する箇所
および配線要素の配線と回路ブロック３の入出力線の交
叉する箇所ならびに配線要素の配線同士が交叉する箇所
に、プログラマブルなスイッチ素子を配設して構成し、
任意の回路ブロック３間の入出力および任意の回路ブロ
ック３と任意の入出力パッド２の間の入出力の接続を可
能にする。
要素の配線と入出力パッド２の入出力線と交叉する箇所
および配線要素の配線と回路ブロック３の入出力線の交
叉する箇所ならびに配線要素の配線同士が交叉する箇所
に、プログラマブルなスイッチ素子を配設して構成し、
任意の回路ブロック３間の入出力および任意の回路ブロ
ック３と任意の入出力パッド２の間の入出力の接続を可
能にする。
第２図、第３図は回路ブロック３を構成する回路要素の
構成例である。第２図は他の回路ブロックからの出力信
号を受信する増幅回路を示している。この増幅回路は演
算増幅器６を有し、その非反転（＋）入力端子が抵抗Ｒ
１を介してグランド（ＧＮＤ）に接続され、反転（−）
入力端子が、入力端子６１に接続されるとともに、抵抗
Ｒ，を介して出力端子６２に接続されて構成される。第
３図は、回路要素自体がプログラマブルに機能を決定で
きる構成例である。この回路要素も差動増幅を行う演算
増幅器７を有し、その非反転（＋）入力端子は抵抗Ｒ１
を介してグランドＧＮＤに接続される。演算増幅器７の
反転（−）入力端子と入力端子７１の間には、抵抗Ｒ４
、Ｒｓ 、コンデンサＣ，，Ｃ，がそれぞれプログラマ
ブルなスイッチ素子Ｓｔ、Ｓｔ、ｓ３．Ｓ４に直列に接
続されて、互いに並列に接続される。またその反転（−
）入力端子と出力端子７２の間には、トランジスタＴｒ
１、抵抗Ｒａ 、コンデンサＣ５，Ｃ，が、それぞれプ
ログラマブルなスイッチ素子Ｓ ｓ、 Ｓ −、Ｓ ｙ
、 Ｓ ＊に直列に接続されて、互いに並列に接続され
る。
構成例である。第２図は他の回路ブロックからの出力信
号を受信する増幅回路を示している。この増幅回路は演
算増幅器６を有し、その非反転（＋）入力端子が抵抗Ｒ
１を介してグランド（ＧＮＤ）に接続され、反転（−）
入力端子が、入力端子６１に接続されるとともに、抵抗
Ｒ，を介して出力端子６２に接続されて構成される。第
３図は、回路要素自体がプログラマブルに機能を決定で
きる構成例である。この回路要素も差動増幅を行う演算
増幅器７を有し、その非反転（＋）入力端子は抵抗Ｒ１
を介してグランドＧＮＤに接続される。演算増幅器７の
反転（−）入力端子と入力端子７１の間には、抵抗Ｒ４
、Ｒｓ 、コンデンサＣ，，Ｃ，がそれぞれプログラマ
ブルなスイッチ素子Ｓｔ、Ｓｔ、ｓ３．Ｓ４に直列に接
続されて、互いに並列に接続される。またその反転（−
）入力端子と出力端子７２の間には、トランジスタＴｒ
１、抵抗Ｒａ 、コンデンサＣ５，Ｃ，が、それぞれプ
ログラマブルなスイッチ素子Ｓ ｓ、 Ｓ −、Ｓ ｙ
、 Ｓ ＊に直列に接続されて、互いに並列に接続され
る。
各スイッチ素子８１〜Ｓ、は、予めメモリに格納された
プログラミング情報で必要な箇所がオンに制御され、例
えば、抵抗Ｒ４またはＲ６とトランジスタＴｒ＋を、ス
イッチ素子ＳｌまたはＳｔとＳ、をオンに制御して選択
すれば、対数増幅回路となる。
プログラミング情報で必要な箇所がオンに制御され、例
えば、抵抗Ｒ４またはＲ６とトランジスタＴｒ＋を、ス
イッチ素子ＳｌまたはＳｔとＳ、をオンに制御して選択
すれば、対数増幅回路となる。
また、スイッチ素子ＳｌまたはＳ、とＳ、またはＳ８を
オンに制御して、抵抗Ｒ４またはＲ６とコンデンサＣ５
またはＣ３を選択すれば、この回路要素は積分回路とな
り、スイッチ素子Ｓ３またはＳ４とＳ。
オンに制御して、抵抗Ｒ４またはＲ６とコンデンサＣ５
またはＣ３を選択すれば、この回路要素は積分回路とな
り、スイッチ素子Ｓ３またはＳ４とＳ。
をオンに制御して、コンデンサＣＩまたはＣ１と抵抗Ｒ
６を選択すれば、微分回路が得られる。さらに、スイッ
チ素子ＳｌまたはＳ、とＳ６をオンに制御して、抵抗Ｒ
４，Ｒｓ、 Ｒｓを選択すれば、単なる増幅回路とする
ことができる。以上は回路要素の一例であって、他にＡ
／Ｄコンバータやディジタル回路等種々の機能回路を回
路要素とすることができる。
６を選択すれば、微分回路が得られる。さらに、スイッ
チ素子ＳｌまたはＳ、とＳ６をオンに制御して、抵抗Ｒ
４，Ｒｓ、 Ｒｓを選択すれば、単なる増幅回路とする
ことができる。以上は回路要素の一例であって、他にＡ
／Ｄコンバータやディジタル回路等種々の機能回路を回
路要素とすることができる。
第４図は電圧電流変換器の回路図であり、ＭＯＳトラン
ジスタで構成した実施例を示している。
ジスタで構成した実施例を示している。
本実施例はＭＯＳ）ランジスタ８のドレインを回路電源
ＶＤＤに接続し、ゲートを回路要素の出力電圧を入力す
る入力端子ＶＩＮとし、ソースを回路ブロックの出力端
子Ｖ。。アとする。第５図はこのＭＯＳトランジスタ８
の入出力特性図を示し、ゲート電圧Ｖｃ即ち入力端子Ｖ
ｆＮ電圧が一定であれば、配線要素の電圧降下によって
ドレイン−ソース電圧ｖＤｓが変動しても、その特性の
平坦部を使用することによりドレイン電流１ｏ即ち出力
端子Ｖ。ｕｔ −からの出力電流を一定にす
ることができる。
ＶＤＤに接続し、ゲートを回路要素の出力電圧を入力す
る入力端子ＶＩＮとし、ソースを回路ブロックの出力端
子Ｖ。。アとする。第５図はこのＭＯＳトランジスタ８
の入出力特性図を示し、ゲート電圧Ｖｃ即ち入力端子Ｖ
ｆＮ電圧が一定であれば、配線要素の電圧降下によって
ドレイン−ソース電圧ｖＤｓが変動しても、その特性の
平坦部を使用することによりドレイン電流１ｏ即ち出力
端子Ｖ。ｕｔ −からの出力電流を一定にす
ることができる。
以上の構成の本実施例の作用をのべる。本実施例は、プ
ログラマブルな配線要素によって任意の回路ブロック間
の入出力を任意に接続することができるので、ユーザー
は、その配線要素の結線情報をプログラミングすること
により、集積回路の機能を手元で任意に定義することが
できる。このときプログラマブルな配線要素等によって
生ずる電圧降下が問題となる回路ブロック間の信号は、
電圧電流変換器を介し、電流信号として授受を行うこと
によって、その信号電流が一定に保たれる作用により正
確に伝達される。
ログラマブルな配線要素によって任意の回路ブロック間
の入出力を任意に接続することができるので、ユーザー
は、その配線要素の結線情報をプログラミングすること
により、集積回路の機能を手元で任意に定義することが
できる。このときプログラマブルな配線要素等によって
生ずる電圧降下が問題となる回路ブロック間の信号は、
電圧電流変換器を介し、電流信号として授受を行うこと
によって、その信号電流が一定に保たれる作用により正
確に伝達される。
第６図は本発明の他の実施例を示す構成図である。本実
施例に於いては、チップｌ上の辺部に複数の入出力パッ
ド２を整列して設け、そのチップｌ上の内部に複数の回
路ブロック３及び回路要素３３を配列して設け、さらに
入出力パッド２と回路ブロック３及び回路要素３３の間
隙および回路ブロック３又は回路要素３３の間隙を配線
領域としそれらの間隙を縫って複数本の閃絡のプログラ
マブルな配線要素を設ける。第１実施例と同様に、回路
要素３１で発生した電圧信号は、電圧電流変換器３２に
よって、電流信号に変換され、プログラマブルな配線要
素により他の回路ブロック３又は池の回路要素３３へ接
続される。一方、回路要素３３で発生した電圧信号は、
電圧信号のまま、他の回路ブロック３又は他の回路要素
３３へ接続される。
施例に於いては、チップｌ上の辺部に複数の入出力パッ
ド２を整列して設け、そのチップｌ上の内部に複数の回
路ブロック３及び回路要素３３を配列して設け、さらに
入出力パッド２と回路ブロック３及び回路要素３３の間
隙および回路ブロック３又は回路要素３３の間隙を配線
領域としそれらの間隙を縫って複数本の閃絡のプログラ
マブルな配線要素を設ける。第１実施例と同様に、回路
要素３１で発生した電圧信号は、電圧電流変換器３２に
よって、電流信号に変換され、プログラマブルな配線要
素により他の回路ブロック３又は池の回路要素３３へ接
続される。一方、回路要素３３で発生した電圧信号は、
電圧信号のまま、他の回路ブロック３又は他の回路要素
３３へ接続される。
以上の構成によれば、例えばアナログ値を他の回路ブロ
ックへ伝達する場合には電流信号を利用し、ディジタル
信号を他の回路ブロックへ伝達する場合には電圧信号を
利用することにより、必要な信号のみを電流信号に変換
し、回路の高密度化を計ると共に、信号の伝播特性も維
持することができる。
ックへ伝達する場合には電流信号を利用し、ディジタル
信号を他の回路ブロックへ伝達する場合には電圧信号を
利用することにより、必要な信号のみを電流信号に変換
し、回路の高密度化を計ると共に、信号の伝播特性も維
持することができる。
なお、第３図に示すプログラマブルなアナログ回路を回
路要素として採用した場合には、さらに−層多様な機能
の定義が可能である。このように、本発明はその主旨に
沿って種々に応用され、種々の実施態様を取り得るもの
である。
路要素として採用した場合には、さらに−層多様な機能
の定義が可能である。このように、本発明はその主旨に
沿って種々に応用され、種々の実施態様を取り得るもの
である。
［発明の効果］
以上の説明で明らかなように、本発明の集積回路によれ
ば、アナログ回路などのようにプログラマブルな配線要
素等による信号のレベル低下が問題となる任意の機能回
路を、その信号の正確な伝達を保証して、ユーザーが手
元でプログラマブルに定義可能にする。
ば、アナログ回路などのようにプログラマブルな配線要
素等による信号のレベル低下が問題となる任意の機能回
路を、その信号の正確な伝達を保証して、ユーザーが手
元でプログラマブルに定義可能にする。
第１図は本発明の一実施例を示す構成図、第２図、第３
図は回路要素の構成例を示す図、第４図は電圧電流変換
回路の構成例を示す図、第５図はその電圧電流変換回路
の特性図、第６図は本発明の他の実施例を示す構成図で
ある。 ３・・・回路ブロック、４・・・配線領域（配線要素）
、３１・・・回路要素、３２・・・電圧電流変換器。 ＮＤ
図は回路要素の構成例を示す図、第４図は電圧電流変換
回路の構成例を示す図、第５図はその電圧電流変換回路
の特性図、第６図は本発明の他の実施例を示す構成図で
ある。 ３・・・回路ブロック、４・・・配線領域（配線要素）
、３１・・・回路要素、３２・・・電圧電流変換器。 ＮＤ
Claims (1)
- （１）複数個の回路ブロックとプログラマブルな配線要
素を備えてなる集積回路において、少なくとも１つの回
路ブロックが、少なくとも１つの回路要素および少なく
とも１つの電圧電流変換器を有し、 上記回路要素の電圧出力信号は上記電圧電流変換器によ
り電流信号に変換された後、 上記プログラマブルな配線要素によって任意の回路ブロ
ックの入力へ接続されることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041468A JPH01216623A (ja) | 1988-02-24 | 1988-02-24 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041468A JPH01216623A (ja) | 1988-02-24 | 1988-02-24 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01216623A true JPH01216623A (ja) | 1989-08-30 |
| JPH0581089B2 JPH0581089B2 (ja) | 1993-11-11 |
Family
ID=12609204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041468A Granted JPH01216623A (ja) | 1988-02-24 | 1988-02-24 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216623A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148562A (ja) * | 1990-10-12 | 1992-05-21 | Kawasaki Steel Corp | 集積回路 |
| WO2008059744A1 (en) * | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Filter circuit, and receiving device and electronic device using the filter circuit |
| JP2013009315A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013012731A (ja) * | 2011-05-31 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175748A (ja) * | 1983-03-25 | 1984-10-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS61198919A (ja) * | 1984-09-26 | 1986-09-03 | エキシリンク，インコ−ポレイテツド | 形態適合可能論理アレイ用特別相互接続 |
| JPS62256505A (ja) * | 1986-04-30 | 1987-11-09 | Fuji Electric Co Ltd | 電圧・電流変換回路 |
-
1988
- 1988-02-24 JP JP63041468A patent/JPH01216623A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175748A (ja) * | 1983-03-25 | 1984-10-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS61198919A (ja) * | 1984-09-26 | 1986-09-03 | エキシリンク，インコ−ポレイテツド | 形態適合可能論理アレイ用特別相互接続 |
| JPS62256505A (ja) * | 1986-04-30 | 1987-11-09 | Fuji Electric Co Ltd | 電圧・電流変換回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148562A (ja) * | 1990-10-12 | 1992-05-21 | Kawasaki Steel Corp | 集積回路 |
| WO2008059744A1 (en) * | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Filter circuit, and receiving device and electronic device using the filter circuit |
| US8208590B2 (en) | 2006-11-13 | 2012-06-26 | Panasonic Corporation | Filter circuit, and receiver and electronic device using the same filter circuit |
| JP2013009315A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013012731A (ja) * | 2011-05-31 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9490806B2 (en) | 2011-05-31 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2016195282A (ja) * | 2011-05-31 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581089B2 (ja) | 1993-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437639B1 (en) | Programmable RC filter | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JPH01216623A (ja) | 集積回路 | |
| JPH0334566A (ja) | Ｃｍｏｓ―ｅｃｌ出力バッハァ回路 | |
| US4563669A (en) | Integrated digital/analog converter | |
| JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
| JPH0220171B2 (ja) | ||
| JP3060496B2 (ja) | スイツチ回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JPS59211246A (ja) | アナログｉｃマスタスライス方式 | |
| JPH04150228A (ja) | 半導体集積回路 | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| JPS5843298Y2 (ja) | 発振回路 | |
| JPS6154717A (ja) | Ｄａコンバ−タ回路 | |
| JPH0441374Y2 (ja) | ||
| JPH0294912A (ja) | ポスト・フィルタ | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JPH0680998B2 (ja) | 中間周波増幅器 | |
| JPS596615A (ja) | シユミツトトリガ−回路 | |
| JPH0344209A (ja) | 電源電圧調整回路 | |
| JPH03154421A (ja) | 半導体集積回路 | |
| JPS635620A (ja) | 半導体集積回路に内蔵のデイジタル／アナログコンバ−タ | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS61122787A (ja) | 関数発生回路 | |
| JPS60112316A (ja) | スイッチ回路 |