JPS6180348A - バス切換装置 - Google Patents

バス切換装置

Info

Publication number
JPS6180348A
JPS6180348A JP59200386A JP20038684A JPS6180348A JP S6180348 A JPS6180348 A JP S6180348A JP 59200386 A JP59200386 A JP 59200386A JP 20038684 A JP20038684 A JP 20038684A JP S6180348 A JPS6180348 A JP S6180348A
Authority
JP
Japan
Prior art keywords
bus
signal
computer
switching device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59200386A
Other languages
English (en)
Inventor
Tsutomu Yoshida
努 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59200386A priority Critical patent/JPS6180348A/ja
Publication of JPS6180348A publication Critical patent/JPS6180348A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は2台以上の計算機と1台あるいは複数台の入
出力装置とがバスによって接続されるシステムにおける
計算機と入出力装置との間の接続を切換えるバス切換装
置に関するものである。
〔従来の技術〕
複数台の計算機および複数台の入出力装置から構成され
る計算機システムにおいては、各装置を有機的に結合し
、効率よく前記計算機システムを運用していくためにバ
ス切換装置が用いられる。
この種のバス切換装置としては、処理能力の向上および
信頼性向上の目的で、複数台の計算機と共有の入出力装
置との間のバスを切換えるもの、あるいは、経済的な見
地および設置スペースの節約の見地から、高価で使用頻
度の低い入出力装置を各計算機で共用するためにバスを
切換えるものなどがある。
この種のバス切換装置は、あるl系統の計算機システム
で稼動していた入出力装置を新たに導入した別系統の計
算機システムでも共用して使おうとする時に、必要とな
ってくる場合が多い。そして、既存の計算機システムで
は、バス切換装置が接続されていても、ソフトウェアの
変更が生じないことが必要条件となっており、また、バ
ス切換装置は手動で切換えるようにすることが基本的な
構成となっている。
第3図には、従来のバス切換装置を用いた計算機システ
ム構成図が示されている。この第3図において、(1)
はバス切換装置、(2)は共用の入出力装置。
(S)は計算機A、(7)は計算機B 、 (、?)は
入出力装置−)へのバスC、(7)は計算機A (&)
からのバスA、(ざ)は計算機B (?)からのバスB
 、 (4’)は手動切換手段であるバス切換スイッチ
、(q)はバス切換制御回路、すなわち制御手段である
このような構成のものにおいて、バス切換装置(1)は
手動操作で共用の入出力装置(,2)のバスC(3)を
スイッチ手段(4’)によって計算機A (j)のバス
A(6)に接続するか、計算機B(7)のバスB (f
f)に接続するかをバス切換制御回路(9)で切換える
ようにされている。
〔発明が解決しようとする問題点〕
上記されたように、従来のバス切換装置は単に手動によ
る切換機能を有するだけであり1例えば。
自系統の計算機システムを稼動させようとする場合に、
バス切換装置のスイッチが他系統の計算機システムの側
にセットされているものとすると。
この他系統の計算機システムの電源は投入されておらず
、したがってこれが稼動せず、使用されることがないに
もかかわらず、入出力装置はバス切換装置によって前記
他系統の計算機システム側に接続されており、これを手
動操作で切換える必要があるという問題点があった。ま
た1例えば、自系統の計算機システムが稼動中であり、
他系統の計算機システムは稼動中でない場合には、バス
切換装置のスイッチを誤って操作したときに、接続・さ
れている入出力装置と自系統の計算機システムとの接続
が断たれ、障害を引き越す恐れがあるという問題点もあ
った。
この発明は、上記された従来のバス切換装置における問
題点を解決するためになされたもので。
各計算機システムの状態を監視する監視手段を設け、バ
ス切換装置の切換手段が、稼動していない計算機システ
ムの側には接続されないようにしたバス切換装置を提供
することを目的とするものである。
〔問題点を解決するための手段〕
この発明によるバス切換装置は、共用の入出力装置との
接続の対象にされる計算機の状態を監視手段を設けて構
成されたものである。
〔作 用〕
この発明のバス切換装置を用いた計算機システムにおい
ては、対象となる計算機の状態が前記バス切換装置内に
設けられた監視手段によって監視され、この監視結果を
表わす状態と、計算機番人出力装置間の接続を切替える
ための手動切換手段(4’) の動作状態との間で所定の論理的関係が成立したときに
、目的とする切換操作が実施される。
〔実施例〕
以下、この発明の実施例であるバス切換装置を。
第1図および゛第一図を参照して説明する。
先ず、第1図についてみると、これは、この発明による
バス切換装置を用いてなる計算機システムの構成を例示
するブロック図である。なお、この第1図において、第
3図と同一符号のものは同一または相当部分を示すもの
である。この第1図において、(コl)は計算機A (
、t)の状態監視信号A。
(コ2)は前記状態監視信号A(コl)を監視する状態
監視回路(監視手段)A、(2,y)は計算機(7)の
状態監視信号B、(コlI)は前記状態監視信号B(λ
3)を監視する状態監視回路(監視手段)Bである。
次に、第一図は、第1図におけるバス切換装置(1)の
構成を詳細に例示する回路図である。この第2図におい
ては1回路図の繁雑さを避けるために各バスは入力信号
線と出力信号線の各1本を取上げて示しである。この第
2図においても、第1図または第3図と同一符号のもの
は同一または相当部分を示すものである。
状態監視信号(コ/)、(23)はそれぞれ計算機A 
(S)およびB (?)の電源が投入され、正常に稼動
中であることを示″f信号であって1例えば、それぞれ
に、バスA(6)上のクロック信号A、バスB (ff
)上のクロック信号Bであってもよい。
状態監視回路(,22)、(コll)はそれぞれクロッ
ク信号A(コ/)、クロック信号B(x3)を検知して
計算機A (、t)が有効に稼動中であることを示すA
OK信号、計算機、B(7)が有効に稼動中であること
を示すBOXに信号を出力する回路であって、例えばク
ロック信号をトリガとしてクロック周期より長いパルス
を出力するように時定数が設定された再トリガ可能なワ
ンショットで構成されている。したがって、ワンショッ
トA(j、2)はクロック信号A(:Xt)が入力され
ると、AOK 8号を出力し、ワンショット・パルス幅
より長い時間クロック信号が中断するまでAOK信号の
出力状態を維持する。
ワンショットB (,24A)も同様に動作してBOX
に信号を出力する。(31)はセットとリセットとの入
力端子を持ち、バスA (A)とバスC(3)との接続
を制御するフリップ呻フロップFFAで、その出力信号
であるAON @号は、論理″l”で接続を指示し。
論理″′θ″で切離しを指示する。同様に(3コ)はバ
スB (g)とバスC(3)との接続を制御てるフリッ
プ拳フロップFFBで、B ON信号を出力する。なお
FFA(、?/)、FFB(、?、2)とも、セット信
号とリセット信号とが同時に入力された場合には、リセ
ット信号が優先される。(、?、?)、(、?ダ) 、
 (、y 、t)、(、yA)はバスのドライバであり
、 AON信号でドラ−f ハ(33)と(3q)とが
ONされて、バスA (A)とバスC(3)とが接続さ
れ、また、BON信号でドライバ(3り)と(3t)と
がONされて、バスB (t)と(3)とが接続される
(3り)はFFA(、?/)のセットを制御するAND
ゲートであり、(3g)はFFB(32)のセットを制
御するANDゲートである。
(39)はFFA(、?/)のリセットを制菌するOR
ゲートであり、(lIo)はFF’B(、?コ)のリセ
ットを制御するORゲートである。
スイッチ(4’)は、計算機A (j)側に入出力装置
(コ)を接続させる信号を出力する接点部(4(a)と
計算機B(7)側に入出力装置(:2)を接続させる信
号を出力する接点部(Ilb)からなるモーメンタリの
スイッチで、押圧操作によって対応の接点部が開き、所
定の接続指示の信号を発生する。
(lIl)は接点部(4Ia)からの接続指示の信号を
ゲートするANDゲートで、AOK信号が論理“l”の
ときに、前記接続指示信号がこのANDゲート(ダl)
を通り、更にORゲー) (tIO’)を通ってFFB
(、?コ)をリセットさせる。
(4Iコ)は接点部(4th)からの接続指示の信号を
ゲートするANDゲートで、 BOK信号が論理″l″
のときに、前記スイッチの接続指示信号がこのANDゲ
ート(クコ)を通り、更にORゲート(39)を通って
FFA(3/)をリセットさせる。
次に、上記のように構成されたこの発明によるバス切換
装置の動作について説明する。
(L) 先ず、計算機A (r)およびB(7)が電源オフの状
態においては、クロック信号A (2/)およびB(コ
3)は存在せず、ワンショットA(22)の出力AOK
 信号およびワンショットB(a4りの出力BOX信号
は共に論理1θ”となっている。AOK信号の反転信号
はORゲート(39)を通ってFFA(、?/)をリセ
ットし、BOX信号の反転信号はORゲート(41o)
を通ってFFB(、?、2)をリセットしており、 A
ON信号およびBON信号はいずれも論理”θ”の状態
にある。このため、バスのドライバ(3J) 、 (3
4t) 、 (:ts)。
(36)はいずれもオフ状態で、バスc(3)はバスA
(A)VCもバスB(ざ)にも接続されない切断状態に
ある。
ここで、計算機A (j)の電源が投入されると、クロ
ック信号A (:l/)がワンショットAnコ)に入力
され、AOK信号が論理”l”となって、FFA(、?
/)のリセット状態が解除されると同時に、ANDゲー
ト(3り)を通してFFA(、?/)がセットされる。
FFA(31)がセットされると、AON信号が論理″
′l”となって出力され、バスのドライバ(、?、?)
、(、?りがオンとなって、バスA(6)とバスC(3
)が論理的に接続状態となる。
このようにして、電源が投入された計算機A (j−)
に入出力装置(2)が自動的に接続されると同時にAO
N信号の反転信号がANDゲー) (3g)に入力され
、計算機B(7)がその後に電源が投入されてBC)K
信号が出力されても、ANDゲート(3g)の論理条件
が充たされないことがらFFB(、y2)はセットされ
ず、バス切換装置はバスA(6)とノくスC(3)の接
続状態を維持する。
また、計算機B(7)の電源が投入されない状態におい
ては、BOX信号が論理”O”であり、このときに接点
部(lIb)を操作してもANDゲート(4’コ)の論
理条件が充たされず、したがって、FFA(,7/)が
リセットされることもなくバスA(6)とノ(スC(3
)の接続状態を維持する。
次に、バスA(6)とバスC(3)とが接続されている
状態で計算機B(ワ)が電源投入され、入出力装置(:
2)を計算機B(7)側に接続したい場合、すなわちノ
くスC(3)をバスB (g)に接続したい場合は、接
点部(llb)を操作すればよい。接点部(llb)の
信号は、 BOX信号が計算機B (7)の電源投入に
より論理″l″となっているので、AODゲート(lコ
)を通して。
FFA(、?/)をリセットする。これkより、AON
信号は論理“o”となってバスA (AIとバスC(3
)が切離され、AON信号の反転信号が入力されている
ANDゲー) (3g’)を通してBOX信号がFFB
(、?コ)のセット端子に入力され、FFB(、?、2
)がセットされてBON信号は論理”l”にされる。そ
して、 BON信号が論理”・l”になれば、バスのド
ライバ(33)と(36)とがオンにされて、バスB 
(ff)とバスC(、?)とは接続状態にされる。
以上のシーケンスで接点部(+b)を操作することによ
り、バスC(、?)はバスA(6)からバスB (f)
に接続が切換えられる。
同様にして、バスB (g)からバスA(6)に接続を
切換えることは、接点部(41a)を操作することによ
って行われる。
計算機A (、t)およびB(7)が共に電源がオンに
されて、AOK信号およびBOX信号が論理″l”であ
る時には、ANDゲート(41t)、(グコ)がスイッ
チ(4’3がらの接続指示信号を通すことができるため
1手動による切換えを必要に応じて任意に行うことかで
飲る。
更に、前記された状態でバスC(3’JがバスA (A
)に接続されている時には、計算機A (51の電源が
オフにされるとクロック信号A(,2/)がなくなり、
AOKイa号は論理”o ”となり、その反転信号がO
Rゲ−) (、?9)を通ってFFA(3/)がリセッ
トされ。
AON信号が論理″′0”となることによりバスC(3
)とバスA(6)は切離される。これと同時に、前記A
ON信号の反転信号がANDゲート(3g)に入力され
、BOX4g号との論理条件が充たされてFF’B(J
t2)がセットされ、B ON信号が論理”l″にされ
て。
バスC(3)はバスB(ざ)に接続される。
すなわち、このバス切換装置は動作停止中の計算機側に
は接続されないように制御されるので。
例えば、計算機A(5)の電源オフによって、入出力装
置(2)は自動的に計算機B(7)の側に切換えられて
接続されることになる。
なお、上記実施例では計算機の状態監視信号と(lコ) してクロック信号が使用されるものを示したが。
計算機の電子回路用電源に関する信号でもよく。
また、バス上のいずれかの信号であってもよい。
また、上記実施例では、バス切換え回路として電子回路
による切換え回路を示したが、リレー等による機械的な
切換え回路でもよい。
〔発明の効果〕
以上説明されたように、この発明によれば、計算機の状
態を監視する監視手段をバス切換装置内に設げ、この監
視手段の信号によって動作停止中の計算機には入出力装
置が接続されないようにバス切換を制御するように構成
したので、システムの立上がり時には、最初に立上った
計算機側に入出力装置が接続され、後から立上った計算
機は先の接続状態を維持し、また、切換えスイッチは。
一系統以上の割算機が立上っているときに、その計算機
間でのみ切換えができるよ、うにされる。更に、接続さ
れている計算機がダウンしたときは。
正常な計算機側に自動的に切換えることもできる。
これらの機能により、バス切換スイッチ操作簡酪化およ
び誤操作防止に効果がある。
更に、既存の計算機システムに組込まれて稼動していた
入出力装置を、新たに導入した計算機においても共用す
る場合についても既存の計算機システムのソフトウェア
に変更を生じさせることなく、対象とする計算機の状態
に依存して自動的な切換え制御が行われる効果がある。
【図面の簡単な説明】
第1図は、この発明によるバス切換装置を用いた計算機
システムの構成を例示するブロック図。 第2図は、庚1図ICおけるバス切換装Uの構成を例示
する回路図、第3図は、従来のバス切換装置を用いた計
算機システムの構成を例示するブロック図である。4 1・・バス切換装置、コー・入出力装置、3゜6、ざ・
・ハス、左、7・φ計算機、ダ・・手動切換手段1.2
−、コlIψ・監視手段、9・・制御手段。 革1図 1  ; パス士刀撲庫乞yv2 2°入出力硬置 3 ° へ゛スC 4゛ ハ”入す刀MQ入イ・、、−5−(+1力士刀ヤ
(↑没)5 :@−r  v@A 6 : バスA 7 ; 言f害1臂受B 8 、 ハ“スB

Claims (3)

    【特許請求の範囲】
  1. (1)2台以上の計算機と1台あるいは複数台の入出力
    装置とがバスによつて接続されるシステムにおける計算
    機と入出力装置との間の接続を切換えるバス切換装置で
    あつて、前記バス切換装置は、入出力装置に接続される
    計算機を手動で切換える切換手段と、各計算機の状態を
    監視する監視手段と、前記監視手段の出力信号を受けて
    前記切換手段が動作停止中の各計算機側には接続されな
    いように制御する制御手段とから構成されたことを特徴
    とするバス切換装置。
  2. (2)前記制御手段は、接続されている計算機がシステ
    ムダウンによつて動作を停止した場合には、動作してい
    る計算機側に入出力装置を切換えるように前記切換手段
    を制御することを特徴とする特許請求の範囲第1項記載
    のバス切換装置。
  3. (3)前記制御手段は、前記システムの立上がり時には
    最初に立上つた計算機側に入出力装置が接続されるよう
    に前記切換手段を制御することを特徴とする特許請求の
    範囲第1項記載のバス切換装置。
JP59200386A 1984-09-27 1984-09-27 バス切換装置 Pending JPS6180348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200386A JPS6180348A (ja) 1984-09-27 1984-09-27 バス切換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200386A JPS6180348A (ja) 1984-09-27 1984-09-27 バス切換装置

Publications (1)

Publication Number Publication Date
JPS6180348A true JPS6180348A (ja) 1986-04-23

Family

ID=16423455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200386A Pending JPS6180348A (ja) 1984-09-27 1984-09-27 バス切換装置

Country Status (1)

Country Link
JP (1) JPS6180348A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692622A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Processing control system for failure detection of bus
JPS56145446A (en) * 1980-04-11 1981-11-12 Panafacom Ltd Disconnection system for common-use bus
JPS57109057A (en) * 1980-12-26 1982-07-07 Omron Tateisi Electronics Co Automatic switching system of dual-processor system
JPS5860368A (ja) * 1981-10-07 1983-04-09 Fuji Electric Co Ltd 待機二重系計算機システムの切替方式
JPS58149530A (ja) * 1982-03-02 1983-09-05 Hitachi Ltd 共通バス制御方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692622A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Processing control system for failure detection of bus
JPS56145446A (en) * 1980-04-11 1981-11-12 Panafacom Ltd Disconnection system for common-use bus
JPS57109057A (en) * 1980-12-26 1982-07-07 Omron Tateisi Electronics Co Automatic switching system of dual-processor system
JPS5860368A (ja) * 1981-10-07 1983-04-09 Fuji Electric Co Ltd 待機二重系計算機システムの切替方式
JPS58149530A (ja) * 1982-03-02 1983-09-05 Hitachi Ltd 共通バス制御方式

Similar Documents

Publication Publication Date Title
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JPS6180348A (ja) バス切換装置
JP2993337B2 (ja) 2重系のバスコントロ−ル方法
JPS5979370A (ja) マルチプロセツサ制御方式
JPH06149718A (ja) 入出力装置の切り替え方式
JP2775536B2 (ja) 電源装置および電源制御方法
JPS6019814B2 (ja) 自動切替装置
JP2706390B2 (ja) 複数スカラユニットによるベクトルユニット使用権切換え制御方式
SU857993A1 (ru) Устройство дл управлени вычислительным комплексом
JPS61282960A (ja) デユアル・プロセツサ・システム
JPH036037Y2 (ja)
JPH056816B2 (ja)
JPS6343558Y2 (ja)
JPH067658Y2 (ja) 遠隔制御装置
JPH02121049A (ja) 入出力装置
JPS57127253A (en) Switching system
JPS594722B2 (ja) 分散形d・d・c装置における停電処理装置
JPS6148021A (ja) 計算機のリセツト回路
JPH0465781A (ja) 入出力ポート制御回路
JPH01123348A (ja) 通信アドレス制御方式
JPH03251903A (ja) プログラマブルコントローラのインタフェースモデュール
JPH0380303A (ja) 二重化装置
JPS58184628A (ja) バス切換装置
JPH01241633A (ja) マイクロコンピュータの暴走防止回路
JPS62102337A (ja) 自動手動切換回路