JPS6180930A - 停電検出機能を持つ直流伝送装置 - Google Patents
停電検出機能を持つ直流伝送装置Info
- Publication number
- JPS6180930A JPS6180930A JP20147584A JP20147584A JPS6180930A JP S6180930 A JPS6180930 A JP S6180930A JP 20147584 A JP20147584 A JP 20147584A JP 20147584 A JP20147584 A JP 20147584A JP S6180930 A JPS6180930 A JP S6180930A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power outage
- double
- circuit
- master station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、通信ケーブル等を介してデータの直流伝送を
行ってなる直流伝送装置、特に停電検出機能を持つ流直
伝送装置に関する。
行ってなる直流伝送装置、特に停電検出機能を持つ流直
伝送装置に関する。
従来の直流伝送装置の構成例を第9図に示す。
親局と子局とに分離し、その間を通信ケーブル100で
接続した。通信ケーブル100上での伝送は、直流伝送
である。
接続した。通信ケーブル100上での伝送は、直流伝送
である。
子局は、複数の表示接点1、表示入力回路2、P−8変
換回路3、複流変換回路4、バッテリ(又はコンデンサ
)14、信号パターン発生回路15より成る。
換回路3、複流変換回路4、バッテリ(又はコンデンサ
)14、信号パターン発生回路15より成る。
表示接点1は、プロセス系の各種状態を示す接点であり
、その状態に応じて各接点1はON、又はOFFとなっ
ている。表示入力回路2は、各接点1のON及びOFF
情報を取込む。P−8変換回路3は、表示入力回路2の
並列出力を受けて直列化する。これは走査によって行う
。複流変換回路4は、p−s変換回路3の出力である直
列パルス信号を取込み、“1″、“0”を直流レベルの
±48(V)の信号に変換し、通信ケーブル100に送
出する。
、その状態に応じて各接点1はON、又はOFFとなっ
ている。表示入力回路2は、各接点1のON及びOFF
情報を取込む。P−8変換回路3は、表示入力回路2の
並列出力を受けて直列化する。これは走査によって行う
。複流変換回路4は、p−s変換回路3の出力である直
列パルス信号を取込み、“1″、“0”を直流レベルの
±48(V)の信号に変換し、通信ケーブル100に送
出する。
子局故障時、特に子局での成源断にそなえてバックアッ
プ用バッテリ(又はコンデンサ)15を設けた。停電検
出時は、停電接点13をONにし停電パターン発生回路
15を作動させて、+48Vレベルより成る一定の停電
パターンを発生させる。
プ用バッテリ(又はコンデンサ)15を設けた。停電検
出時は、停電接点13をONにし停電パターン発生回路
15を作動させて、+48Vレベルより成る一定の停電
パターンを発生させる。
親局側は、絶縁回路5、単流変換回路6、回線断検出回
路7、スペースホールド回路8.8−P変換回路9、表
示警報回路10、表示器11、警報器12、停電信号検
出回路16より成る。
路7、スペースホールド回路8.8−P変換回路9、表
示警報回路10、表示器11、警報器12、停電信号検
出回路16より成る。
単流変換回路6は、絶縁回路5を介して通信ケーブル1
00よシ送られてくる直流レベル信号(+48V)を受
けとり、直列パルス信号の“1”。
00よシ送られてくる直流レベル信号(+48V)を受
けとり、直列パルス信号の“1”。
@O”K変換する。8−P変換回路9は、スペースホー
ルド回路8を介しての直列パルス信号を入力し、並列化
する。並列化した信号は、表示警報回路10を介して表
示器11に表示される。
ルド回路8を介しての直列パルス信号を入力し、並列化
する。並列化した信号は、表示警報回路10を介して表
示器11に表示される。
回線断検出回路7は、直流レベルの信号(+48V)を
監視して規定値以下になっていないかどうか監視し、規
定値以下のレベルに下がっていれば、スペースホールド
回路8にてS−P変換回路9の入力をスペース側にホー
ルドすると共に、表示警報回路10を介して表示器11
、警報器 112に伝送エラーの旨の表示警
報する。
監視して規定値以下になっていないかどうか監視し、規
定値以下のレベルに下がっていれば、スペースホールド
回路8にてS−P変換回路9の入力をスペース側にホー
ルドすると共に、表示警報回路10を介して表示器11
、警報器 112に伝送エラーの旨の表示警
報する。
一方、直流レベルの信号が正常であれば、単流変換回路
6で変換された直列パルス信号の′1”。
6で変換された直列パルス信号の′1”。
′0#を、スペースホールド回路8を介してそのまま、
s−p変換回路9に与える。
s−p変換回路9に与える。
停電信号検出回路16は、停電パターン発生回路15で
発生した停電時のパターンを検出する。
発生した停電時のパターンを検出する。
これによって、親局では、子局での停電を自動的に検出
できる。この停電でも表示器11、警報器12を利用し
て表示、警報させて、知らせる。この停電信号検出回路
16でのチェックは、伝送上のエラーも考えられること
から、複数回行う。
できる。この停電でも表示器11、警報器12を利用し
て表示、警報させて、知らせる。この停電信号検出回路
16でのチェックは、伝送上のエラーも考えられること
から、複数回行う。
然るに、この伝送装置は以下の問題点を持つ。
(1) 停電パターン信号が+48V、−48Vの複
流信号で構成している。このため、通常の正規のデータ
伝送に使用おれることのないデータパターンを開用せざ
るを得ない。この結果、停電パターンが長くなシ、更に
は、伝送エラーの有無を含めてチェックさせることとし
ているため、全体の処理時間がよシ長いものとなる。
流信号で構成している。このため、通常の正規のデータ
伝送に使用おれることのないデータパターンを開用せざ
るを得ない。この結果、停電パターンが長くなシ、更に
は、伝送エラーの有無を含めてチェックさせることとし
ているため、全体の処理時間がよシ長いものとなる。
0)停電パターンが長くなると、その間、バッテリ(コ
ンデンサ)によって′4源補償時間も長くとる必要があ
る。従って、バッテリ容量(コンデンサ容量)が大きく
ならざるを得ない。
ンデンサ)によって′4源補償時間も長くとる必要があ
る。従って、バッテリ容量(コンデンサ容量)が大きく
ならざるを得ない。
本発明の目的は、少ない時間巾で停電パターンを送出可
能とした直流伝送装置を提供するものである。
能とした直流伝送装置を提供するものである。
本発明では、停電パターンとして、+48Vの2値レベ
ルの組合せではなく、3値直流レベルの組合せをもって
構成した点にある。
ルの組合せではなく、3値直流レベルの組合せをもって
構成した点にある。
〔発明の実施例〕
第1図は本発明の直流伝送@置の実施例図である。本実
施例の特徴は、停電パターン発生回路15の代シに、停
電パターン発生回路31を設けたこと、停電信号検出回
路32の代りに、停電信号検出回路32を設けたことK
ある。その他の構成は第9図の従来例と変りない。
施例の特徴は、停電パターン発生回路15の代シに、停
電パターン発生回路31を設けたこと、停電信号検出回
路32の代りに、停電信号検出回路32を設けたことK
ある。その他の構成は第9図の従来例と変りない。
停電パターン発生回路31は、停電時に3値レベルの停
電パターンを発生させる。この3値Vペルとは、+48
V、OV、−48’i’を指す。停電信号検出回路32
は、上記3値Vペルの停電パタ−ンの検出を行う。
電パターンを発生させる。この3値Vペルとは、+48
V、OV、−48’i’を指す。停電信号検出回路32
は、上記3値Vペルの停電パタ−ンの検出を行う。
停ドパターン発生回路31の具体例を第2図に示す。;
す4パタ一ン発生回路31は、発振器17.4進カウン
ター8、デコーダ19、アンドゲート20A、20B、
20C,トランジスタ21゜22.23より成る。
す4パタ一ン発生回路31は、発振器17.4進カウン
ター8、デコーダ19、アンドゲート20A、20B、
20C,トランジスタ21゜22.23より成る。
外部に設けたバッテリ(又はコンデンサ)14が、発振
器17.4進カウンター8、デコーダ19等の電源を形
成した。
器17.4進カウンター8、デコーダ19等の電源を形
成した。
発振器17は、停電パターン信号の基本クロックとなる
。4進カウンター8は、発振器17の4個のクロックを
順次計数し、4個の計数終了するとリセットし、次の5
個目のパルスから再び4個のパルスの計数を順次行う。
。4進カウンター8は、発振器17の4個のクロックを
順次計数し、4個の計数終了するとリセットし、次の5
個目のパルスから再び4個のパルスの計数を順次行う。
デコーダ19.4進カウンター8の各計数値を受取りデ
コードを行う。デコーダ19の動作を中心とするタイム
チャートを第3図に示す。デコーダ19の出力は、カウ
ンター8の計数値に応じてイ 0端出力→1端出力→2端出力→3端出力を次々に′1
″とする。この図は第3図の下段に示す。
コードを行う。デコーダ19の動作を中心とするタイム
チャートを第3図に示す。デコーダ19の出力は、カウ
ンター8の計数値に応じてイ 0端出力→1端出力→2端出力→3端出力を次々に′1
″とする。この図は第3図の下段に示す。
さて、停電時は接点13をONとする故、各アンドゲー
ト20A、20B、20Cの一方の入力端は11#とな
っている。従って0端子〜3端子までの中で″1”とな
った場合、その@1″となったデコード出力が入力する
ゲートがONとなる。
ト20A、20B、20Cの一方の入力端は11#とな
っている。従って0端子〜3端子までの中で″1”とな
った場合、その@1″となったデコード出力が入力する
ゲートがONとなる。
O端子が″1”でアンドゲート20人がONとなり、ト
ランジスタ21はONとなる。このONにより、5vの
電圧がエミッタ端より出力する。
ランジスタ21はONとなる。このONにより、5vの
電圧がエミッタ端より出力する。
一方、2端子が11″でアンドゲート20BがONl
トランジスタ22がONにより、Ovの電圧がエミッタ
端子よシ出力する。このエミッタ端子は、1流変換器4
だ入力する。複流変換器4では、5v人力であれば、+
48Vの直流パルスを発生し、Ov大入力あれば一48
Vの直流パルスを発生する。
トランジスタ22がONにより、Ovの電圧がエミッタ
端子よシ出力する。このエミッタ端子は、1流変換器4
だ入力する。複流変換器4では、5v人力であれば、+
48Vの直流パルスを発生し、Ov大入力あれば一48
Vの直流パルスを発生する。
次;・て、1端子又は3端子が1”の場合には、アンド
ゲート20CがONl トランジスタ23がONとなる
。この結果、バッテリ14の電源がエミッタ端子に与え
られ、複流変換器4へと出力する。複流変換器4は、こ
の出力を受取り、Ovの直流パルスを発生する。このO
Vの直流パルスは1端子が′1#となつな時、3端子が
′l#となった時の両者で現われる。
ゲート20CがONl トランジスタ23がONとなる
。この結果、バッテリ14の電源がエミッタ端子に与え
られ、複流変換器4へと出力する。複流変換器4は、こ
の出力を受取り、Ovの直流パルスを発生する。このO
Vの直流パルスは1端子が′1#となつな時、3端子が
′l#となった時の両者で現われる。
以上の結果、第3図の上段に示すように、+48V→O
v→−48V→Ovなるパターンが出力となり、このパ
ターンを1サイクルとして停電パターンを形成する。こ
の停電パターンは、3値レベルであり、正規のデータと
判然と区別できる。
v→−48V→Ovなるパターンが出力となり、このパ
ターンを1サイクルとして停電パターンを形成する。こ
の停電パターンは、3値レベルであり、正規のデータと
判然と区別できる。
更に、Ovのレベルが間に入っているため、伝送エラー
もしにくい。尚、第3図ではOvレベルを回線断と表示
している。このOvレベルが続いた場合、回線断とみな
しうるからである。従って、本実施例では停電パターン
は、′1”、@O”、回線断を示す3つの値を組合せた
ものであるとみることができる。
もしにくい。尚、第3図ではOvレベルを回線断と表示
している。このOvレベルが続いた場合、回線断とみな
しうるからである。従って、本実施例では停電パターン
は、′1”、@O”、回線断を示す3つの値を組合せた
ものであるとみることができる。
親局側に設けた停電検出回路32の実施例を第4図に示
す。この停電検出回路32は、比較器24.25,26
、遅延回路27.28、フリッププロップ29,30.
アンドゲート20より成る。比較器24,25.26は
、スペースホールド回路よりの入力と基準値(+48V
、OV。
す。この停電検出回路32は、比較器24.25,26
、遅延回路27.28、フリッププロップ29,30.
アンドゲート20より成る。比較器24,25.26は
、スペースホールド回路よりの入力と基準値(+48V
、OV。
−413/)との間で所定許容値内で同値か否かの比較
を行い、入力が大なる時のみ@l’を発生する。遅延回
路27.28は一定の遅延を行う。フリップフロップ2
9.30はラッチ機能を果す。
を行い、入力が大なる時のみ@l’を発生する。遅延回
路27.28は一定の遅延を行う。フリップフロップ2
9.30はラッチ機能を果す。
第5図のタイムチャートを利用して動作を説明する。通
信ケーブル100を介して送られてきた直流レベルのデ
ータは、絶縁回路5に入力し、単流変換器6、回線断検
出回路7、停電信号検出回路32へと共通に入力する。
信ケーブル100を介して送られてきた直流レベルのデ
ータは、絶縁回路5に入力し、単流変換器6、回線断検
出回路7、停電信号検出回路32へと共通に入力する。
受取りデータが正規のデータであれば、回線断検出回路
7、停電信号検出回路32は応答せず、単流変換器6の
みがこのデータを取込み、表示器10へと表示を行う。
7、停電信号検出回路32は応答せず、単流変換器6の
みがこのデータを取込み、表示器10へと表示を行う。
停こ信号検出回路32は停電パターンを受取った時のみ
応答し、′1#を出力する。
応答し、′1#を出力する。
さて、停電信号検出回路32にあっては、絶縁回路5よ
り停電パターンを取込む。停電パターンの1サイクルに
あっては、先ず、+48vの電圧が人力し、比較424
は′1″を出力する。他の比較器25.26は′O”出
力のままである。次にOvが入力すると、比較器25の
出力が1″となり更に、−48Vが入力すると比較器2
6の出力が1”となる。
り停電パターンを取込む。停電パターンの1サイクルに
あっては、先ず、+48vの電圧が人力し、比較424
は′1″を出力する。他の比較器25.26は′O”出
力のままである。次にOvが入力すると、比較器25の
出力が1″となり更に、−48Vが入力すると比較器2
6の出力が1”となる。
遅延回路27は、+48Vに相当する第1見目のパルス
(比軟器24の出力)によってOvに相当の第2見目の
パルス(比較器25の出力)をラッチさせるためのもの
であり、第5図に示すクロク微小な時間遅れを行う。遅
延回路28も同様に、第3見目のパルス(比較器26の
出力)によってM4発口のパルス(比軟器25の出力)
をラッチさせるためのものである。かくして、FF29
゜30には、第5図の如きパルスラッチとなり、アンド
グー)20は両者11″′の状態のもとで、1”を出力
する。この′1″は停電検出信号となる。
(比軟器24の出力)によってOvに相当の第2見目の
パルス(比較器25の出力)をラッチさせるためのもの
であり、第5図に示すクロク微小な時間遅れを行う。遅
延回路28も同様に、第3見目のパルス(比較器26の
出力)によってM4発口のパルス(比軟器25の出力)
をラッチさせるためのものである。かくして、FF29
゜30には、第5図の如きパルスラッチとなり、アンド
グー)20は両者11″′の状態のもとで、1”を出力
する。この′1″は停電検出信号となる。
尚、この停電検出回路32は、正常なデータ入力に対し
ては、データのビットが′INか′O#かによって比較
器24.26は11″を出力するが、OVレベルが正規
のデータでは存在しない故に、比較器25の出力が′1
″になることはない。
ては、データのビットが′INか′O#かによって比較
器24.26は11″を出力するが、OVレベルが正規
のデータでは存在しない故に、比較器25の出力が′1
″になることはない。
従って、ラッチ対象となるデータが@0”である故、ア
ンドゲート20の出力も11”になることはない。これ
により、停電検出信号を発生しない。
ンドゲート20の出力も11”になることはない。これ
により、停電検出信号を発生しない。
一方、回線断では、回線断検出回路7がこれを検出する
。この回線断は、Ovが引き続き入力した場合である。
。この回線断は、Ovが引き続き入力した場合である。
尚、第6図には、正規のデータ送出時のデータ例を示し
、第7図には回線断でのレベルを示し、第8図は停電パ
ターンの例を示した。第6図でのデータは、−例である
。
、第7図には回線断でのレベルを示し、第8図は停電パ
ターンの例を示した。第6図でのデータは、−例である
。
尚、停電パターンを±48V、OVで構成したが、jm
信ケーブルに乗せる直流レベルはこれに捲限らない。要
は、3値レベルであればよい。
信ケーブルに乗せる直流レベルはこれに捲限らない。要
は、3値レベルであればよい。
本発明によれば、停電パターンを3値レベルで構成した
ため、正規のデータと区別しやすく、且つ1サイクルの
時間帯も少なくてすむとの利点を ;持つ。
ため、正規のデータと区別しやすく、且つ1サイクルの
時間帯も少なくてすむとの利点を ;持つ。
第1図は本発明の実施例図、第2図は停電パターン発生
器の実施例図、第3図はタイムチャート、第4図は停電
信号検出回路の実施例図、第5図〜第8図はタイムチャ
ート、第9図は従来例図である。 1・・・入力接点、31・・・停電パターン発生器、3
2・・・停電信号検出回路。
器の実施例図、第3図はタイムチャート、第4図は停電
信号検出回路の実施例図、第5図〜第8図はタイムチャ
ート、第9図は従来例図である。 1・・・入力接点、31・・・停電パターン発生器、3
2・・・停電信号検出回路。
Claims (1)
- 【特許請求の範囲】 1、複数の入力情報を取込む入力回路と、該入力回路の
出力を取込み直流の複流信号に変換する複流変換器と、
より成る子局と、 該複流変換器の出力を取込み伝送する伝送回線と、 該伝送回路の出力を取込み単流に変換する単流変換器と
、該単流変換器の出力を取込み表示する表示手段と、よ
り成る親局と、 を備えると共に、 子局停電時にバックアップすると共に子局側に設けられ
たバックアップ用電源と、 停電時に該バックアップ用電源の電圧に基づき3値レベ
ルの組合せより成る停電パターンを発生して上記複流変
換器に入力させ、該複流変換器より、正規のデータ伝送
時の直流成分に加えて少なくとも1個の直流レベルとの
組合せよりなる3値レベルの停電表示の直流の複流信号
を発生させる停電パターン発生器と、 親局側に設けられてなると共に、伝送回線より伝送され
てきた直流の複流信号を取込み3値レベルの停止表示の
直流の複流信号を検出し、上記親局の表示手段に警報表
示させる停電信号検出回路と より成る停電検出機能を持つ直流伝送装置。 2、上記少なくとも1個の直流レベルとは、伝送回線断
を示す時の直流レベルを使用した特許請求の範囲第1項
記載の停電信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147584A JPS6180930A (ja) | 1984-09-28 | 1984-09-28 | 停電検出機能を持つ直流伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147584A JPS6180930A (ja) | 1984-09-28 | 1984-09-28 | 停電検出機能を持つ直流伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180930A true JPS6180930A (ja) | 1986-04-24 |
| JPH0417577B2 JPH0417577B2 (ja) | 1992-03-26 |
Family
ID=16441692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20147584A Granted JPS6180930A (ja) | 1984-09-28 | 1984-09-28 | 停電検出機能を持つ直流伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180930A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555646A (en) * | 1978-10-20 | 1980-04-23 | Toshiba Corp | Failure detection system for remote monitor system |
-
1984
- 1984-09-28 JP JP20147584A patent/JPS6180930A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555646A (en) * | 1978-10-20 | 1980-04-23 | Toshiba Corp | Failure detection system for remote monitor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0417577B2 (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019172A (en) | Central supervisory and control system generating 16-bit output | |
| JPH0137917B2 (ja) | ||
| JPS5928725A (ja) | 論理方式 | |
| JPH0417577B2 (ja) | ||
| US4914420A (en) | Telecommunication system including a remote alarm reporting unit | |
| JP3930633B2 (ja) | 信号自動切替装置 | |
| US5233347A (en) | Synchronous manufacturing service request and acknowledge panel circuit | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| JP3973476B2 (ja) | 周波数を使用したステータスの伝送 | |
| JP3550442B2 (ja) | エンコーダ信号通信方法 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JPS6195646A (ja) | 停電検出方式 | |
| JPS58123247A (ja) | 光伝送システムの回線監視装置 | |
| JPS635686A (ja) | 集合住宅管理システム | |
| JPH0513412B2 (ja) | ||
| JP2641758B2 (ja) | 端末機器の送信異常検出装置 | |
| JPH04361439A (ja) | シリアルデータ通信装置 | |
| KR900006965B1 (ko) | Hdb3 코드에서의 바이폴라 바이올레이션 검출회로 | |
| KR920008247Y1 (ko) | 비밀 코드 부가 회로 | |
| JPH03285429A (ja) | 信号伝送システム | |
| JPS6111835Y2 (ja) | ||
| JPH02134946A (ja) | フラグ同期式回線折返し試験機 | |
| JPH03181294A (ja) | データ伝送システム | |
| JPS63155293A (ja) | デイジタル回線の瞬断監視・警報装置 |