JPS6181090A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶ディスプレイ装置の映像信号の処
理系に使用される利得制御回路に関する。

〔従来の技術〕

例えば液晶ディスプレイ装置において、本願発明者は先
に、表示画素を水平方向の一つおきに垂直方向に　１／
２ピツチずらせると共に、一つぉきのフィールドにおい
て各表示画素に供給される映像信号を一画素おきに一水
平期間前の信号と切換えて、表示画像の解像度を上げる
方式を提案した（昭和５９年８月３０日付・特許願（５
）・発明の名称「液晶ディスプレイ装置」・出願人ソニ
ー株式会社・代理人伊藤貞）。

このような装置において、１水平期間前の信号を得るた
めには、ガラス遅延線やＣＣＤ遅延装置等による１水平
期間の遅延手段を用いて信号を形成する。ところがこの
ような遅延手段は、いずれの場合も利得等にばらつきが
生じ易すく、このようなばらつきがあると上述のように
原信号と切換えて表示を行った場合にフリッカとなって
画質を著しく劣化させてしまう。

そこで例えば第６図に示すような回路を用いて、遅延後
の信号の利得及び直流レベルを補正することが考えられ
る。直において入力端子（１０，０）からの映像信号が
バッファ回路（１０１）を通じて原信号の出力端子（１
０２）に取出されると共に、バッファ回路（１０３）を
通じて１水平期間の遅延手段（１０４）に供給される。

そしてこの遅延手段（１０４）の出力端が、可変抵抗器
（１０６）を介して差動接続された一方のトランジスタ
（１０５）のベースに接続され、このトランジスタ（１
０５’　）のコレクタが電源端子（１０７）に接続され
、エミッタが可変電流源（１０８）を通じて接地される
。さらに差動接続された他方のトランジスタ（１０９）
のベースがバイアス電源（１１０）に接続され、エミッ
タが袖Ｊ変電流源（１１１）を通じて接地され、コレク
タが負荷抵抗器（１１２）を通じて電源端子（１０７）
に接続される。このトランジスタ（１０９）のコレクタ
に得られる信号がバッファ回路（１１３）を通じて１水
平期間前の信号の出力端子（１１４）に取出される。

この回路において、可変抵抗器（１０ｉによって信号の
利得が制御され、再変電流源（１０Ｂ）（１１１）によ
って信号の直流レベルが制御される。

従ってこの回路を用いて１水平期間前の信号の利得及び
直流レベルを原信号に一致させるように制御することが
できる。

ところがこの回路において、上述の制御量を定めるため
に、製造時に調整工程が必要になり、工程数が増加して
しまう。また調整を行っても、経時変化や温度変化で出
力信号に変動を生じてしまうおそれは残されていた。

〔発明が解決しようとする問題点〕

従来の装置は上述のように構成されていた。このため従
来の装置では、調整のための工程数が増加したり、調整
を行っても経時変化・温度変化による出力信号の変動が
避けられないなどの問題点があった。

〔問題点を解決するための手段〕

本発明は、映像信号の水平ブランキング期間に所定レベ
ルのパルスを挿入（１２１）　Ｌ、利得及び直流レベル
変動を含む系（１０４）を通過後の上記映像信号に対し
て上記パルス及びその直前または直後の上記水平ブづン
キング期間の信号レベルを検出（１２７）　　（１２Ｂ
）　Ｌ、これらの検出値の差（１３２）が所定の大きさ
く１３３）になるように上記映像信号の利得を制御（１
２３）すると共に、一方の上記検出値が所定のレベル（
１３５）となるように上記映像信号の直流レベルを制御
（１２４）するようにした利得制御回路である。

〔作用〕

この装置によれば、水平ブランキング期間に挿入された
パルスを用いて、映像信号の利得及び直流レベルを自動
調整するようにしたので、製造時の調整工程は不要であ
り、また経時変化等による出力信号の変動も解消するこ
とができる。

〔実施例〕

第１図において、入力端子（１００）からの例えば第２
図Ａに示すような映像信号がバッファ回路（１２０）を
通じて加算回路（１２１）に供給され、端子（１２２）
からの水平ブランキング期間に位置する所定レベルの第
２図Ｂに丞ずようなパイロットパルスが加算される。こ
の加算された第２図Ｃに示すような信号がバッファ回路
（１０１）及び（１０３）に供給される。このバッファ
回路（１０１）からの信号が原信号の出力端子（１０２
）に取出される。またバッファ回路（１０３）からの信
号が利得制御回路（１２３）　、直流レベル制御回路（
１２４）を通じて１水平期間の遅延回路（１０４）に供
給され、この遅延信号が出力端子（１１４）に取出され
る。

さらにバッファ回路（１０１）からの信号がサンプルホ
ールド（Ｓ　Ｈ）回路（１？５　）　　（１２６）に供
給され、遅延回路（１０４）からの信号がＳＨ回路（１
２７）　　（１２８）に供給される。このＳＨ回路（１
２５）　　（１２８）に端子（１２９）からのパイロッ
トパルスの直前の水平ブランキング期間内に位置する第
２図りに示すようなサンプリングパルスφｂが供給され
る。またＳＨ回路（１２６）　　（１２７）に端子（１
３０）からのパイロットパルスの期間内に位置する第２
図Ｅに示すようなサンプリングパルスφ−が供給される
。

このＳＨ回路（１２５）　　（１２６）のホールド信号
が差動アンプ（１３’ｌ）に供給され、ＳＨ回路（１２
７）（１２８）のホールド信号が差動アンプ（１３２）
に供給される。そしてこのアンプ（１３１）　　（１３
２）の出力が比較回路（１３３）に供給され、この比較
出力がローパスフィルタ（１３４）を通じて利得制御回
路（１２３）の制御端子に供給される。

またＳＨ回路（１２５）　　（１２Ｂ　）のホールド信
号が比較回路（１３５）に供給され、この比較出力が０
−ハスフィルタ（１３６）を通じて直流レベル制御回路
（１２４）の制御端子に供給される。

この回路において、ＳＨｌ路（１２５）　　（１２６）
からは原信号の水平ブランキング期間の黒レベルと、パ
イロットパルス期間の白レベルとが取出される。またＳ
Ｈ回路（１２７）（１２８）からは１水平期間遅延され
た信号の水平ブランキング期間の黒レベルと、パイロッ
トパルス期間の白レベルとが取り出される。なお遅延回
路（１０４）での１水平期間の遅延は正確であるので、
これらの信号の水平ブランキング及びパイロ−／　トバ
ルスのタイミングは一致している。

これによってアンプ（１３１）からは原信号のバイロフ
トパルスの振幅に応じた出力が取出され、アンプ（１３
２）からは遅延信号のパイロ−／　トパルスの振幅に応
じた出力が取出される。そしてこれらの出力が比較され
、アンプ（１３１）からの出力が大のとき利得を上げる
制御信号が比較回路（１３３）から取出され、アンプ（
１３２）からの出力が大のとき利得を下げる制御信号が
比較回路（１３３）から取出され、この制御信号がロー
パスフィルタ（１３４）を通じて利得制御回路（１２３
）に供給される。

またＳＨ回路（１２５）からの原信号の黒レベルと、Ｓ
Ｈ回路（１２８）からの遅延信号の黒レベルとが比較さ
れ、ＳＨ回路（１２５）からのレベルが大のとき直流レ
ベルを上げる制御信号が比較回路（１３５）から取出さ
れ、ＳＨ回路（１２８）からのレベルが大のとき直流レ
ベルを下げる制御信号が比較回路（１３５）から取出さ
れ、この制御信号がローパスフィルタ（１３６）を通じ
て直流レベル制御回路（１２４）に供給される。

従ってこの回路において、原信号のパイロットパルスの
振幅及び黒レベルと、遅延信号のパイロットパルスの振
幅及び黒レベルとが比較され、これらが一致するように
制御が行われるので、これによって出力端子（１１４）
に、出力端子（１０４）に取出される反出力と利得及び
直流レベルの一致された遅延出力を取出すことができる
。

そしてこの場合に、制御は全て自動で行われるので、製
造時の調整工程の増加もなく、また経時変化や温度変化
による変動分も同時に制御されて常に安定な出力信号を
得ることができる。

さらに第３図は上述の回路を液晶ディスプレイ装置を用
いて静止画表ボを行う装置に適用した例を示す。この図
において、入力端子（１）からの映像信号が加算回路（
１２１）に供給されて端子（１２２）からのパイロット
パルスが加算され、この加算信号が交流駆動回路（１２
）に供給されて例えば１フイールド毎に極性反転された
信号とされて切換スイッチ（１３）の１Ｉ１１審側接点
Ｎに供給される。

このスイッチ（１３）の可動接点からの信号がそれぞれ
例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ
　Ａ、　、　Ｍ　Ａ２・・・ＭＡ、ｎ及びＭ　Ａｈ　、
　Ｍ　ＡＹを通じて歩み（Ｙ軸）方向のラインＬＬ、Ｌ
２　　・・・Ｌｍ及びＬｂ、Ｌ−に供給される。なおｍ
は水平（Ｘ軸）方向の画素数に相当する数である。

さらにｍ＋２段のシフトレジスタ（２）が設けられ、こ
のシフトレジスタ（２）に水平周波数のｍ倍以上のクロ
ック信号中１）１１　Φ２Ｈが供給され、このシフトレ
ジスタ（２）の各出力端子からのクロック信号Φ１Ｍ１
Φ２Ｈによって順次走査される画素スイッチ信号φＨ１
，φＨ２パ・・φＨｍ及びφｂ、φＷがスイッチング素
子ＭＡｉ〜ＭＡＶの各制御端子に供給される。

なおシフトレジスタ（２）には低電位（■ｓｓ）と商電
位（Ｖｏｏ）が供給され、この２つの電位の駆動パルス
が形成される。

また各ラインＬ１〜Ｌｗにそれぞれ例えばＮチャンネル
ＦＥＴからなるスイッチング素子Ｍ１ｔ。

Ａ２１・・・Ｍｎ□２Ｍ１２１Ｍ２２・・・ＭｒＬ２１
・・・Ｍｌｌ。Ｍ２Ｗ１・　・　・Ｍｎｍ及びＭ、ｙ　
・・・Ｍｎｂ、　　Ｍｌ、・・・Ｍｎｗの一端が接続さ
れる。なおｎは水平走査線数に相当する徹である。この
スイッチング素子Ｍ１１〜Ｍｎｗの他端がそれぞれ液晶
セルＣ１□。

Ｃ２１・・・Ｃｎ−を通じてターゲット端子（３）に接
続される。

さらに１段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号ΦＩＶ
ｌ　　φ２ｖが供給され、このシフトレジスタ（４）の
各出力端子からのクロック信号φ１１７＋　Φ２ｖに゛
よって順次走査される走査線スイッチ信号φｖｔ　＋　
　φＶ２・・・φＶ１が、水平（Ｘ軸）方向のゲート線
Ｇ１゜Ｇ２　・・・Ｇｎを通じてスイッチング素子Ｍｌ
ｌ〜ＭｎｍのＸ軸方向の各列（Ｍｕ〜Ｍ１ｗ）、　　（
Ｍ２ｔ〜Ｍ２Ｖ）　　・・・　（Ｍ０１〜Ｍｎｗ）ごと
の制御端子にそれぞれ供給される。なお、シフトレジス
タ（４）にもシフトレジスタ（２）と同様にＶＳＳと■
ＤＤが供給される。

すなわちこの回路において、シフトレジスタ（２）。

（４）には第４図Ａ、Ｈに示すようなりロック信号φｌ
Ｈ＋　Φ２Ｈ２ΦｉＶ＋　Φ２ｖが供給される。そして
シフトレジスタ（２）からは第４図Ｃに示すように各画
素期間ごとにφＨ１〜φＨ□及びφｂ、φ御が出力され
、シフトレジスタ（４）からは第４図りに示すように１
水平期間ごとにφｖ１〜φｖｎが出力される。さらに入
力端子０１には第４図Ｅに示すような信号が供給される
。

そしてφＶ１．　　φＨ１が出力されているときは、ス
イッチング素子Ｍ１とＭ　’　１１〜Ｍ１１がオンされ
、入力端子（υ−Ｍ　１−　Ｌ　１→Ｍ１１→Ｃ１工→
ターゲント端子（３）の電流路が形成されて液晶セルＣ
１ｘに入力端子（１）に供給された信号とターゲット端
子（３）との電位差が供給される。このためこのセルＣ
ＬＬの容量分に、１番目の画素の信号による電位差に相
当する電荷がサンプルホールドされる。この電荷量に対
応して液晶の光透過率が変化される。これと同様のこと
がセルＣ１２〜Ｃｎ−について順次行われ、さらに次の
フィールドの信号が供給された時点で各セルＣｕ〜Ｃｎ
−の電荷量が書き換えられる。

このようにして、映像信号の各画素に対応して液晶セル
Ｃ１ｌ〜Ｃｎｗの光透過率が変化され、これが順次繰り
返されてテレビ両像の表示が行われる。

さらに、スイッチング素子ＭＡＮ〜ＭＡＶに並列にスイ
ッチング素子ＭＢｔ〜ＭＢｙ設けられる。そしてそれぞ
れ隣接のスイッチング素子ＭＢ、とＭＡ□。

ＭＢ、とＭＡ２・・・のゲート端子が互いに接続されて
、この接続中点に画素スイッチ信号φＨ□、φＨ２・・
・が供給される。なおスイッチング素子ＭＢＬのゲート
端子には画素スイッチ信号φＨＯが供給される。またス
イッチング素子ＭＢ□〜ＭＢｗの接続中点が前置アンプ
（１４）に接続され、このアンプ（１４）の出力端が上
述の利得制御回路（１２３）及びＳＨ回路（１２７）　
　（１２８）に接続される。

なお差動アンプ（１３２）からの信号がローパス、フィ
ルタ（１４０）を通じて比較回路（１３３）に供給され
ると共に、この比較回路（１３３）の比較入力には直流
電圧源（１４１）からのパイロットパルスの振幅に相当
する電圧が供給される。またＳＨ回路（１２８）からの
信号が比較回路（１３５）に供給されると共に、この比
較回路（１３５）の比較入力には直流電圧源（１４２）
からの所望の黒レベルに相当する電圧が供給される。

そして直流レベル制御回路（１２４）の出力端が交流駆
動回路（１５）を通じて切換スイッチ（１３）の静止画
表示側接点Ｓに接続される。また各信号ラインＬ１〜Ｌ
ｗにそれぞれスイッチング素子ＭＲＩ、　ＭＲ２・・・
ＭＨｙが接続され、このスイッチング素子ＭＲ□〜ＭＲ
Ｗを通じて所定の電圧源、例えばターゲット端子（３）
に接続される。

この装置において、切換スイッチ（１３）が接続点Ｓに
切換られると、例えば画素スイッチ信号φＨ□の位相で
次の画素スイ・７チ信号φＨ２に対応する液晶セルＣの
信号が取出され、この信号がアンプ（１４）　、利得制
御回路（１２３）、直流レベル制御回路（１２４）　、
交流駆動回路（１５）を通じて画素スイッチ信号φＨ２
の位相で同じ液晶セルＣに書込まれる。これが各液晶セ
ルＣごとに順次繰返か行われて静止画表示が行われる。

これと共に、通常の表ボ時に液晶セルＣｔｂ＝Ｃｎｂ及
びＣ１ｗ’＝Ｃｎｗには、各水平期間ごとのパイロット
パルスの直前の水平ブランキング期間内の黒レベル、及
び、パイユツトパルス期間の白レベルが書込まれている
。そして上述のように切換スイッチ（１３）が接点Ｓに
切換られると、この黒レベル白レベルの信号が液晶セル
Ｃｔｔ〜Ｃｎｍの映像信号と同様に取出される。さらに
これらの取出された信号がＳＨ回路（１２７）　　（１
２８）にホールドされ、これらの信号を用いて上述と同
様に利得制御及び直流レベル制御が行われる。なお利得
制御は直流電圧源（１４１”）からのパイロットパルス
の振幅に相当する電圧と比較して行われる。また直流レ
ベル制御は直流電圧源（１４２）からの所望の黒レベル
に相当する電圧と比較して行われる。

さらにスイッチング素子ＭＲ□〜ＭＲＷのゲート端子に
は水平ブランキング信号φＭＯＬにが供給される。

このため各信号ラインＬ１〜Ｌ１１１は水平ブランキン
グごとにターゲット電圧にリセットされる。このため各
信号ラインに残留した信号がリセットされ、液晶セルＣ
の信号を取出す際に不要信号が混入されることがなくな
る。

こうして静止画の表示が行われるわけであるが、上述の
装置によればパイロットパルスの書込まれる液晶セルＣ
ｔｂ−Ｃｎｂ及びＣＩＷ〜Ｃｎ−が設けられ、これに書
込まれた信号を用いて映像信号の利得及び直流レベルを
所定の値に制御するようにしたので、長時間に貝って表
示を行っても信号が劣化されることがなく、常に良好な
静止画表示を行うことができる。

なおこの装置は、アモルファスシリコン、ポリシリコン
、シリコンオンサファイア、有機半導体等のＴＰＴを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。

また上述のシフトレジスタ（２１、（４１は装置を構成
するＩＣの外部に設けてもよい。

さらに表示は点順次、線順次のいずれにも通用可能であ
る。

さらに上述の装置において、利得制御回路（１２３）及
び直流レベル制御回路（１２４）は具体的には第５図に
示すように構成される。図において入力端子（５０）か
らの信号は抵抗器（５１）を介して差動接続されたトラ
ンジスタ（５２）　　（５３）の一方のベースに供給さ
れ、他方のベースはバイアス電圧源（５４）に接続され
るー。このトランジスタ（５２）（５３）のエミッタの
電流＃１（５５）　　（５６）がローパスフィルタ（１
３４）からの利得制御信号で制御される。これによって
利得制御回路（１２３）が構成される。さらにこの利得
制御回路（１２３）の出力がバッファ回路（５７）を通
じて取出される。このバッファ回路（５７）の負荷抵抗
器（５８）と接地間に電流源（５９）が設けられ、この
電流源（５９）がローパスフィルタ（１３６）からの直
流レベル制御信号で制御される。これによって直流レベ
ル制御回路（１２４）が構成される。この出力がエミッ
タホロアのトランジスタ（６０）を通じて出力端子（６
１）に取出される。

このようにして利得制御回路（１２３）及び直流レベル
制御回路（１２４）が構成される。

〔発明の効果〕

本発明によれば、水平ブランキング期間に挿入されたパ
ルスを用いて、映像信号の利得及び直流レベルを自動８
周整するようにしたので、製造時の關整工程は不要であ
り、また経時変化等による出力信号の変動も解消するこ
とができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第５図はその
説明のための図、第６図は従来の装置の説明のための図
である。 （１２３）は利得制御回路、（１２４）は直流レベル制
御回路、（１２７）　　（１２８）はサンプルホールド
回路、（１３３）　　（１３５）は比較回路である。 第１図 第２図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 映像信号の水平ブランキング期間に所定レベルのパルス
   を挿入し、利得及び直流レベル変動を含む系を通過後の
   上記映像信号に対して上記パルス及びその直前または直
   後の上記水平ブランキング期間の信号レベルを検出し、
   これらの検出値の差が所定の大きさになるように上記映
   像信号の利得を制御すると共に、一方の上記検出値が所
   定のレベルとなるように上記映像信号の直流レベルを制
   御するようにした利得制御回路。