JPS6181654A - レ−ザ・ビ−ム・プログラマブル半導体装置とその製法 - Google Patents
レ−ザ・ビ−ム・プログラマブル半導体装置とその製法Info
- Publication number
- JPS6181654A JPS6181654A JP13008185A JP13008185A JPS6181654A JP S6181654 A JPS6181654 A JP S6181654A JP 13008185 A JP13008185 A JP 13008185A JP 13008185 A JP13008185 A JP 13008185A JP S6181654 A JPS6181654 A JP S6181654A
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- junction
- semiconductor device
- programmable semiconductor
- conductive means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1ota日U1乱1
本発明は半導体装置、更に具体的に云えば、こういう装
置のレーザによるプログラミングに関する。
置のレーザによるプログラミングに関する。
来 びそのp 。
製造が実質上完了した後に、半導体装置を選択
□的にプログラミングする為に、種々の方法が用いられ
ている。例えば、冗長メモリ・チップは、試験後、メモ
リの不良部分を迂回(バイパス)する様にプログラムさ
れる。普通に使われる1つの方法では、チップの表面に
あるポリシリコン又は他の812ストリツプを所望の位
置でレーザ・ビームによって溶融する。これはレーザ・
ブレークリンク・プログラミングと呼ばれる。バイポー
ラ形PROMでは、幅の狭い抵抗値の高い区域で、導体
を電気パルスによって溶融させることによってこれを行
う。この種の成る装置では、レーザ・ビーム又は過電圧
によって酸化物を絶縁降伏させ、2本の導体を短絡し、
ブレークリンク(接続を切る)・プログラミングの代り
にメークリンク(接続を作りだす)にする。レーザ・ビ
ームの加熱効果は、シリコン又はポリシリコン区域に不
純物を拡散して導電度を変える為にも使われる。こうし
てプログラミング方法になる。シリコン装置に於けるド
ーパントの分布を変える時のレーザの加熱効果も報告さ
れている。
□的にプログラミングする為に、種々の方法が用いられ
ている。例えば、冗長メモリ・チップは、試験後、メモ
リの不良部分を迂回(バイパス)する様にプログラムさ
れる。普通に使われる1つの方法では、チップの表面に
あるポリシリコン又は他の812ストリツプを所望の位
置でレーザ・ビームによって溶融する。これはレーザ・
ブレークリンク・プログラミングと呼ばれる。バイポー
ラ形PROMでは、幅の狭い抵抗値の高い区域で、導体
を電気パルスによって溶融させることによってこれを行
う。この種の成る装置では、レーザ・ビーム又は過電圧
によって酸化物を絶縁降伏させ、2本の導体を短絡し、
ブレークリンク(接続を切る)・プログラミングの代り
にメークリンク(接続を作りだす)にする。レーザ・ビ
ームの加熱効果は、シリコン又はポリシリコン区域に不
純物を拡散して導電度を変える為にも使われる。こうし
てプログラミング方法になる。シリコン装置に於けるド
ーパントの分布を変える時のレーザの加熱効果も報告さ
れている。
問題1、を ° る為の び
本発明の主な目的は、特にレーザ・ビーム・メークリン
ク・プログラマブル素子により、半導体装置をプログラ
ミングする改良された方法を提供することである。別の
目的は、実施するのに必要な半導体基板上の場所が一層
少ないレーザ・ビーム・プログラミング方法を提供する
ことである。
ク・プログラマブル素子により、半導体装置をプログラ
ミングする改良された方法を提供することである。別の
目的は、実施するのに必要な半導体基板上の場所が一層
少ないレーザ・ビーム・プログラミング方法を提供する
ことである。
別の目的は、周囲の構造並びに材料を乱すことがより少
なく、並びに/又は残す残漬が最小であるレーザ・ビー
ム・プログラミング方法を提供することである。この他
の目的としては、レーザ・ビームに必要なドウエル時間
を短くすること(従ってプログラミングを一層速くする
こと)並びにエネルギを一層少なくすること(従って加
熱を一層少なくすること)である。
なく、並びに/又は残す残漬が最小であるレーザ・ビー
ム・プログラミング方法を提供することである。この他
の目的としては、レーザ・ビームに必要なドウエル時間
を短くすること(従ってプログラミングを一層速くする
こと)並びにエネルギを一層少なくすること(従って加
熱を一層少なくすること)である。
本発明の1実施例では、半導体装置がレーザ・ビームに
よってプログラムされる。このレーザ・ビームにより、
シリコン基板内のPN接合が永久的に変更される。これ
によってプログラム節と基板の間に漏れ通路が生ずる。
よってプログラムされる。このレーザ・ビームにより、
シリコン基板内のPN接合が永久的に変更される。これ
によってプログラム節と基板の間に漏れ通路が生ずる。
プログラム節は例えば0M03回路内にあるトランジス
タに対する入力であってよく、この為、この節はそれが
レーザ・プログラミングがなされたかどうかに応じて、
常にトランジスタをオン又はオフに保持する。タンク領
域が基板に較べて反対形であって、プログラム節が何れ
の場合も基板から電気的に隔離される様にすることが好
ましい。
タに対する入力であってよく、この為、この節はそれが
レーザ・プログラミングがなされたかどうかに応じて、
常にトランジスタをオン又はオフに保持する。タンク領
域が基板に較べて反対形であって、プログラム節が何れ
の場合も基板から電気的に隔離される様にすることが好
ましい。
本発明に特有と考えられる新規な特徴は、特許請求の範
囲に記載しであるが、この発明自体と、その他の特徴並
びに利点は、以下図面について詳しく説明する所から、
最もよく理解されよう。
囲に記載しであるが、この発明自体と、その他の特徴並
びに利点は、以下図面について詳しく説明する所から、
最もよく理解されよう。
実施例
第1図、第2図及び第3図には、本発明によるCMO8
形半導体装置に対するレーザ・ビーム・プログラミング
によるメークリンク構造が示されている。この例では、
N形のシリコン基板10の上面に、テキサス・インスツ
ルメンツ社に譲渡された米国特許第4,295.897
号に記載される様にして、P形タンク11が形成される
。基板がP形で、N形タンクを使ってもよく、この場合
、領域の導電型が逆になる。P形タンクの場合、導電ス
トリップ13とタンク11の間の抵抗値の小さいオーミ
ック接触の為にP十接点領域12が形成され、N十領域
14によってダイオードが作られ、このN十領域に金属
ストリップ15が接続される。金属シリコン間接触区域
17から離隔するプログラミング区V/416が設けら
れる。加熱作用によって、接合区域21に永久的な漏れ
通路を作るのに十分なビーム・エネルギを持つように、
レーザ・ビーム20を区域16に集束する。ビーム・エ
ネルギは、金属15、領域14のシリコン又はそれに重
なる酸化物22を溶融させる程強くする必要はない。例
えば1ビーム・エネルギは0.5μJで、ドウエル時間
を35ナノ秒にし、スポット寸法を約6乃至8ミクロン
にすることが出来る。第3図に示す様に、領域21が照
射された時、ダイオードが永久的に短絡抵抗によって置
き換えられる。これは、おそらく、PN接合の酸化物と
の界面に於ける表面効果によるものである。
形半導体装置に対するレーザ・ビーム・プログラミング
によるメークリンク構造が示されている。この例では、
N形のシリコン基板10の上面に、テキサス・インスツ
ルメンツ社に譲渡された米国特許第4,295.897
号に記載される様にして、P形タンク11が形成される
。基板がP形で、N形タンクを使ってもよく、この場合
、領域の導電型が逆になる。P形タンクの場合、導電ス
トリップ13とタンク11の間の抵抗値の小さいオーミ
ック接触の為にP十接点領域12が形成され、N十領域
14によってダイオードが作られ、このN十領域に金属
ストリップ15が接続される。金属シリコン間接触区域
17から離隔するプログラミング区V/416が設けら
れる。加熱作用によって、接合区域21に永久的な漏れ
通路を作るのに十分なビーム・エネルギを持つように、
レーザ・ビーム20を区域16に集束する。ビーム・エ
ネルギは、金属15、領域14のシリコン又はそれに重
なる酸化物22を溶融させる程強くする必要はない。例
えば1ビーム・エネルギは0.5μJで、ドウエル時間
を35ナノ秒にし、スポット寸法を約6乃至8ミクロン
にすることが出来る。第3図に示す様に、領域21が照
射された時、ダイオードが永久的に短絡抵抗によって置
き換えられる。これは、おそらく、PN接合の酸化物と
の界面に於ける表面効果によるものである。
本発明の別の実施例が第4図、第5図及び第6図に示さ
れている。この実施例では、N十領域14が、2つの別
々の領域14a及び14bに分れていて、この各々の領
域に、区域17a及び17bで金属シリコン間接点が設
けられている。
れている。この実施例では、N十領域14が、2つの別
々の領域14a及び14bに分れていて、この各々の領
域に、区域17a及び17bで金属シリコン間接点が設
けられている。
厚いフィールド酸化物の区域24が、シリコン・バーの
面に沿って領域14a、14bを分離している。レーザ
・ビーム2oがフィールド酸化物を介して区域25に入
射し、2つの領域14a、14bの間に永久的な漏れ通
路を作る様に作用する。この場合も、これが第6図に見
られる様に、ダイオードを短絡する抵抗として作用する
。この代りに、2つのPN接合をそれらが重なるまで、
レーザの加熱作用によって互いに接近する向きに内向き
に移動させることが出来る。こういうことを達成する為
のビーム20のエネルギ・レベルは前と大体同じである
。タンク11が前と同じく、プログラミングノードを基
板から隔離する。
面に沿って領域14a、14bを分離している。レーザ
・ビーム2oがフィールド酸化物を介して区域25に入
射し、2つの領域14a、14bの間に永久的な漏れ通
路を作る様に作用する。この場合も、これが第6図に見
られる様に、ダイオードを短絡する抵抗として作用する
。この代りに、2つのPN接合をそれらが重なるまで、
レーザの加熱作用によって互いに接近する向きに内向き
に移動させることが出来る。こういうことを達成する為
のビーム20のエネルギ・レベルは前と大体同じである
。タンク11が前と同じく、プログラミングノードを基
板から隔離する。
更に別の実施例が第7図、第8図及び第9図に示されて
いる。これは第4図、第5図及び第6図の実施例と同様
であるが、ポリシリコン・ゲート29を持つMOSトラ
ンジスタ28が(フィールド酸化物24の代りに)2つ
のN十領域14a。
いる。これは第4図、第5図及び第6図の実施例と同様
であるが、ポリシリコン・ゲート29を持つMOSトラ
ンジスタ28が(フィールド酸化物24の代りに)2つ
のN十領域14a。
14bを隔てている。レーザ・ビーム2oが、このトラ
ンジスタを永久的に閾値の小さい装置又はデプリーショ
ン・モードの装置にする。即ち、選択的に加えたレーザ
・ビームにより、その閾値電圧を大きく変えて、回路内
でトランジスタは、低抵抗値となって現われる(或いは
材料に応じて、低抵抗値から高抵抗値に切換ねる)様に
作用する。
ンジスタを永久的に閾値の小さい装置又はデプリーショ
ン・モードの装置にする。即ち、選択的に加えたレーザ
・ビームにより、その閾値電圧を大きく変えて、回路内
でトランジスタは、低抵抗値となって現われる(或いは
材料に応じて、低抵抗値から高抵抗値に切換ねる)様に
作用する。
前と同じく、この思想はN形タンク又はP形タンク内に
設けられるPチャンネル又はNチャンネル・トランジス
タの実施例で、使うことが出来る。
設けられるPチャンネル又はNチャンネル・トランジス
タの実施例で、使うことが出来る。
第1図から第6図のプログラマブル装置を使うことが出
来る0M08回路が第10図、第11図及び第12図に
例示されている。Pチャンネル形トランジスタ30.3
1及びNチャンネル形トランジスタ32.33を持つC
MOSインバータで、レーザ・プログラミングによって
変更したダイオードを第10図に示すVddと中間ノー
ドの間並びに第11図に示す中間ノードと■SSの間に
使うことが出来る。或いは第12図に示す様に、2つの
装置を用いることが出来る。この場合、どちらの装置が
レーザ・プログラミングが行なわれたかに応じて、出力
をハイ又はローにクランプすることが出来、どちらもプ
ログラミングされていなければ、回路は信号を変更なし
に通過させる。
来る0M08回路が第10図、第11図及び第12図に
例示されている。Pチャンネル形トランジスタ30.3
1及びNチャンネル形トランジスタ32.33を持つC
MOSインバータで、レーザ・プログラミングによって
変更したダイオードを第10図に示すVddと中間ノー
ドの間並びに第11図に示す中間ノードと■SSの間に
使うことが出来る。或いは第12図に示す様に、2つの
装置を用いることが出来る。この場合、どちらの装置が
レーザ・プログラミングが行なわれたかに応じて、出力
をハイ又はローにクランプすることが出来、どちらもプ
ログラミングされていなければ、回路は信号を変更なし
に通過させる。
同様に、第7図、第8図及び第9図のレーザ活性化トラ
ンジスタを用いた回路が第13図及び第14図に示され
ている。他の点では、これは第10図及び第11図の回
路に対応する。
ンジスタを用いた回路が第13図及び第14図に示され
ている。他の点では、これは第10図及び第11図の回
路に対応する。
本発明を実施例について説明したが、以上の説明は本発
明を制約するものと解してはならない。
明を制約するものと解してはならない。
以上の説明から、当業者には、この実施例の種々の変更
並びに本発明のこの他の実施例が考えられよう。従って
、特許請求の範囲の記載は、この発明の範囲内に属する
あらゆる変更及び実施例を包括するものであることを承
知されたい。
並びに本発明のこの他の実施例が考えられよう。従って
、特許請求の範囲の記載は、この発明の範囲内に属する
あらゆる変更及び実施例を包括するものであることを承
知されたい。
第1図は本発明のメークリンク・レーザ・ビーム・プロ
グラマブル構造を持つ半導体チップを著しく拡大した平
面図、第2図は第1図の装置を第1図の線2−2で切っ
た側面断面図、第3図は第1図及び第2図に示したこの
発明の装置の回路図、第4図はこの発明の別の実施例に
よるメークリンク・レーザ・ビーム・プログラマブル構
造を持つ半導体チップの一部分の著しく拡大した平面図
、第5図は第4図の装置を第4図の線5−5で切った側
面断面図、第6図は第4図及び第5図に示した本発明の
装置の回路を示す回路図、第7図は本発明の更に別の実
施例によるメークリンク・レーザ・ビーム・プログラマ
ブル構造を持つ半導体チップの一部分の著しく拡大した
平面図、第8図は第7図の装置を第7図の線8−8で切
った側面断面図、第9図は第7図及び第8図に示した本
発明の装置の回路を示す回路図、第10図、第11図、
第12図、第13図及び第14図は第1図から第9図の
装置を用いた一CMO8回路の回路図である。 主な符号の説明 10:N形基板 11:P形タンク 13:導電ストリップ 14:N十領域 15:金属ストリップ 16:プログラミング区域 20:レーザ・ビーム
グラマブル構造を持つ半導体チップを著しく拡大した平
面図、第2図は第1図の装置を第1図の線2−2で切っ
た側面断面図、第3図は第1図及び第2図に示したこの
発明の装置の回路図、第4図はこの発明の別の実施例に
よるメークリンク・レーザ・ビーム・プログラマブル構
造を持つ半導体チップの一部分の著しく拡大した平面図
、第5図は第4図の装置を第4図の線5−5で切った側
面断面図、第6図は第4図及び第5図に示した本発明の
装置の回路を示す回路図、第7図は本発明の更に別の実
施例によるメークリンク・レーザ・ビーム・プログラマ
ブル構造を持つ半導体チップの一部分の著しく拡大した
平面図、第8図は第7図の装置を第7図の線8−8で切
った側面断面図、第9図は第7図及び第8図に示した本
発明の装置の回路を示す回路図、第10図、第11図、
第12図、第13図及び第14図は第1図から第9図の
装置を用いた一CMO8回路の回路図である。 主な符号の説明 10:N形基板 11:P形タンク 13:導電ストリップ 14:N十領域 15:金属ストリップ 16:プログラミング区域 20:レーザ・ビーム
Claims (12)
- (1)半導体本体の面に隣接したPN接合と、該PN接
合の各々の側にある半導体材料に電気接続する別々の第
1及び第2の導電手段と、レーザ・ビームをPN接合に
入射させるプログラミング区域とを有し、該プログラミ
ング区域は前記面上で前記第1及び第2の導電手段から
隔たつていて、前記PN接合が前記レーザ・ビームによ
つて永久的に変更される様にしたレーザ・ビーム・プロ
グラマブル半導体装置。 - (2)特許請求の範囲第1項に記載のレーザ・ビーム・
プログラマブル半導体装置に於て、前記第1及び第2の
導電手段が、前記面上の導電ストリップと、前記面内の
P形及びN形領域とを含んでいるレーザ・ビーム・プロ
グラマブル半導体装置。 - (3)特許請求の範囲第2項に記載のレーザ・ビーム・
プログラマブル半導体装置に於て、前記導電ストリップ
が金属であるレーザ・ビーム・プログラマブル半導体装
置。 - (4)特許請求の範囲第1項に記載のレーザ・ビーム・
プログラマブル半導体装置に於て、前記PN接合が前記
本体とは反対の導電型の浅いタンク領域であり、この為
前記PN接合が前記本体内の他の素子から電気的に隔離
されているレーザ・ビーム・プログラマブル半導体装置
。 - (5)特許請求の範囲第4項に記載のレーザ・ビーム・
プログラマブル半導体装置に於て、前記PN接合が前記
タンクを前記本体から隔てる第2のPN接合の上方に位
置ぎめされており、前記レーザ・ビームが前記第2のP
N接合を損傷しない様にしたレーザ・ビーム・プログラ
マブル半導体装置。 - (6)特許請求の範囲第1項に記載のレーザ・ビーム・
プログラマブル半導体装置に於て、前記本体の内、前記
接合より上方にある領域が前記レーザ・ビームによつて
溶融したり或いはその他の形で乱れない様にしたレーザ
・ビーム・プログラマブル半導体装置。 - (7)レーザ・ビーム・プログラマブル半導体装置を製
造する方法に於て、半導体本体の面に隣接してPN接合
を形成し、該PN接合の各々の側にある半導体材料に電
気接続する別々の第1及び第2の導電手段を形成し、前
記面のプログラミング区域をレーザ・ビームで照射して
前記PN接合に入射させる工程を含み、該プログラミン
グ区域は前記面上で前記第1及び第2の導電手段から隔
たつており、前記PN接合が前記レーザ・ビームによつ
て永久的に変更される様にした方法。 - (8)特許請求の範囲第7項に記載の方法に於て、前記
第1及び第2の導電手段が前記面上の導電ストリップと
、前記面内のP形及びN形領域とを含んでいる方法。 - (9)特許請求の範囲第8項に記載した方法に於て、前
記導電ストリップが金属である方法。 - (10)特許請求の範囲第7項に記載の方法に於て、P
N接合を形成する工程が、前記本体とは反対の導電型の
浅いタンク領域を形成することを含み、この為前記PN
接合が前記本体内の他の素子から電気的に隔離される様
にした方法。 - (11)特許請求の範囲第10項に記載の方法に於て、
前記タンクを前記本体から隔てる第2のPN接合を形成
する工程を含み、前記レーザ・ビームが前記第2のPN
接合を損傷しない様にした方法。 - (12)特許請求の範囲第7項に記載の方法に於て、前
記本体の内、前記接合の上方にある領域が前記レーザ・
ビームによつて溶融したり或いはその他の形で乱れない
様にした方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62183784A | 1984-06-18 | 1984-06-18 | |
| US621837 | 1984-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181654A true JPS6181654A (ja) | 1986-04-25 |
Family
ID=24491849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13008185A Pending JPS6181654A (ja) | 1984-06-18 | 1985-06-17 | レ−ザ・ビ−ム・プログラマブル半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960263A (en) * | 1991-04-26 | 1999-09-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
-
1985
- 1985-06-17 JP JP13008185A patent/JPS6181654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960263A (en) * | 1991-04-26 | 1999-09-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
| US6281563B1 (en) | 1991-04-26 | 2001-08-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455495A (en) | Programmable semiconductor integrated circuitry including a programming semiconductor element | |
| US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
| JP2810874B2 (ja) | 半導体デバイス | |
| US5774011A (en) | Antifuse circuit using standard MOSFET devices | |
| JP3204454B2 (ja) | 電界効果トランジスタの選択的プログラミング方法 | |
| US6913954B2 (en) | Programmable fuse device | |
| US4543593A (en) | Semiconductor protective device | |
| JPS641880B2 (ja) | ||
| JPH0131696B2 (ja) | ||
| US5852323A (en) | Electrically programmable antifuse using metal penetration of a P-N junction | |
| DE69533537D1 (de) | Schmelzstruktur für eine integrierte Schaltungsanordnung | |
| US5572050A (en) | Fuse-triggered antifuse | |
| US5008729A (en) | Laser programming of semiconductor devices using diode make-link structure | |
| US4692787A (en) | Programmable read-only-memory element with polycrystalline silicon layer | |
| KR19980071706A (ko) | 반도체 접적회로 | |
| US4428066A (en) | Semiconductor read only memory | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| JPS58189900A (ja) | 接合書込型リ−ドオンリ−メモリの書込方法 | |
| JPS6181654A (ja) | レ−ザ・ビ−ム・プログラマブル半導体装置とその製法 | |
| US20130063202A1 (en) | Secure anti-fuse with low voltage programming through localized diffusion heating | |
| JPS6146045A (ja) | 半導体装置 | |
| US20060065946A1 (en) | Multi-doped semiconductor e-fuse | |
| US5281553A (en) | Method for controlling the state of conduction of an MOS transistor of an integrated circuit | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPS59229838A (ja) | 半導体集積回路 |