JPS6181659A - ピン付き基板 - Google Patents
ピン付き基板Info
- Publication number
- JPS6181659A JPS6181659A JP59203233A JP20323384A JPS6181659A JP S6181659 A JPS6181659 A JP S6181659A JP 59203233 A JP59203233 A JP 59203233A JP 20323384 A JP20323384 A JP 20323384A JP S6181659 A JPS6181659 A JP S6181659A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- pin
- gold
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Ceramic Products (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパッケージ基板におけるピン取染付は構造に係
り、更に具体的にいえば多層セラミック基板の接続ピン
取り付は構造に係る０ （従来技術） 最近のコンピュータシステムの高密＆ 小型化、高速化
および高パフォーマンス化に対して実装レベルにおける
パッケージ基板への要求はきびしいもの和なってきてい
る。具体的にはパッケージ基板において配線密度を高め
信号線幅を微細化したり、信１号線導体の抵抗値を下げ
ること、絶縁材料の誘電率を下げること、等が要求され
ており、これに応えるよりなパッケージ基板技術が開発
されてきた。例えばアルミナグリーンシートを用いた多
層セラミ、り基板、ガラスセラミックスグリーンシート
を用い９００℃程度で焼結できＡｕおよびＡｇ−Ｐ（Ｌ
導体が使える多層セラミック基板、またセラミック基板
上ヘスバッタ、蒸着等の薄膜技術を用いたパッケージ基
板、更には有機絶縁材料（ポリイミド等）を用い薄膜導
体と組み合せたパッケージ基板等々がある。このように
高密度化、微細化された実装基板上へは超ＬＳＩチップ
が多数実装されることになり、したがって、基板外部と
電気的に接続するためのｘ７ｏｇｓ子数は極めて多くな
ってくる。そのためＩ１０端子を多層基板裏面にピンで
形成する技術が開発されている。
り、更に具体的にいえば多層セラミック基板の接続ピン
取り付は構造に係る０ （従来技術） 最近のコンピュータシステムの高密＆ 小型化、高速化
および高パフォーマンス化に対して実装レベルにおける
パッケージ基板への要求はきびしいもの和なってきてい
る。具体的にはパッケージ基板において配線密度を高め
信号線幅を微細化したり、信１号線導体の抵抗値を下げ
ること、絶縁材料の誘電率を下げること、等が要求され
ており、これに応えるよりなパッケージ基板技術が開発
されてきた。例えばアルミナグリーンシートを用いた多
層セラミ、り基板、ガラスセラミックスグリーンシート
を用い９００℃程度で焼結できＡｕおよびＡｇ−Ｐ（Ｌ
導体が使える多層セラミック基板、またセラミック基板
上ヘスバッタ、蒸着等の薄膜技術を用いたパッケージ基
板、更には有機絶縁材料（ポリイミド等）を用い薄膜導
体と組み合せたパッケージ基板等々がある。このように
高密度化、微細化された実装基板上へは超ＬＳＩチップ
が多数実装されることになり、したがって、基板外部と
電気的に接続するためのｘ７ｏｇｓ子数は極めて多くな
ってくる。そのためＩ１０端子を多層基板裏面にピンで
形成する技術が開発されている。
（従来技術の問題点）
この多層セラミック基板に接続ピンを取り付ける従来技
術としては、例えばアルミナ多層基板において銀ろうを
用いてコバール又Ｆｉ４・２アロイ等の材質の接続ピン
を取り付けていた。第５図は、従来方法を説明するため
の断面図であり、アルミナグリーンシートに形成したモ
リブデン又はタングステン等の導体パッドおよびスルー
ホール中の導体を１５００℃以上の温度で還元雰囲気中
で焼結したのちのセラミック基板１およびモリブデン又
はタングステン等の導体２が示されている。この導体パ
ッド部分にメッキによりニッケル層３を形成し、次に、
コバール又は４・２アロイの接続ピン５を銀ろう４によ
り取り付けている。銀ろうの組成は、一般には人ｇ ６
０ ｍｏ１％−Ｏｕ ４０ ｍｏ１％の共晶合金が使わ
れており融点は７７９℃であり、ろう付は処理温度は８
１０℃程度であり、モリブデン等の導体の酸化を防ぐた
めに水素還元雰囲気中で行なわれる。次に基板に取り付
けられた接続ピンおよび導体が劣化しないように金メッ
キ処理される。
術としては、例えばアルミナ多層基板において銀ろうを
用いてコバール又Ｆｉ４・２アロイ等の材質の接続ピン
を取り付けていた。第５図は、従来方法を説明するため
の断面図であり、アルミナグリーンシートに形成したモ
リブデン又はタングステン等の導体パッドおよびスルー
ホール中の導体を１５００℃以上の温度で還元雰囲気中
で焼結したのちのセラミック基板１およびモリブデン又
はタングステン等の導体２が示されている。この導体パ
ッド部分にメッキによりニッケル層３を形成し、次に、
コバール又は４・２アロイの接続ピン５を銀ろう４によ
り取り付けている。銀ろうの組成は、一般には人ｇ ６
０ ｍｏ１％−Ｏｕ ４０ ｍｏ１％の共晶合金が使わ
れており融点は７７９℃であり、ろう付は処理温度は８
１０℃程度であり、モリブデン等の導体の酸化を防ぐた
めに水素還元雰囲気中で行なわれる。次に基板に取り付
けられた接続ピンおよび導体が劣化しないように金メッ
キ処理される。
第６図には、金メッキ層６が形成された接続ピン付き基
板の断面図を示す。本方法はろう付は処理温度が高く、
基板上に形成した微細薄膜パターン等は、この温度に加
熱することＦｉ難かしく、一方あらかじめピンを基板に
取り付けたのち信号線等の微細薄膜パターンを形成する
場合においても、ピン付き基板上へ各種パターンを形成
する際の精度が低くなり作業性が悪くなる。また有機絶
縁フィルム（ポリイミド等）を用いて多層セラミック基
板上へパターンを形成するパッケージ技術の場合でも同
様である。更にろう付は後接続ピンおよび導体バ、ド部
を金メッキする工程が含まれ作業性が悪い。
板の断面図を示す。本方法はろう付は処理温度が高く、
基板上に形成した微細薄膜パターン等は、この温度に加
熱することＦｉ難かしく、一方あらかじめピンを基板に
取り付けたのち信号線等の微細薄膜パターンを形成する
場合においても、ピン付き基板上へ各種パターンを形成
する際の精度が低くなり作業性が悪くなる。また有機絶
縁フィルム（ポリイミド等）を用いて多層セラミック基
板上へパターンを形成するパッケージ技術の場合でも同
様である。更にろう付は後接続ピンおよび導体バ、ド部
を金メッキする工程が含まれ作業性が悪い。
次に処理温度を低げるためにろう材としてＡｕ −８ｒ
ｘ又はＡｕ−８ｉ、人ｕ−８ｎ−Ｐａ、ＡＡｕ−３ｎ−
Ａ等が検討された。具体的な一例を第７図および第８図
に示す。
ｘ又はＡｕ−８ｉ、人ｕ−８ｎ−Ｐａ、ＡＡｕ−３ｎ−
Ａ等が検討された。具体的な一例を第７図および第８図
に示す。
第７図においてはセラミ、り基板１１の表面にモリブデ
ン層１２を付着させ、該モリブデン層上にメッキ法等の
手段により二、ケルの被膜１３を形成する。次に該ニッ
ケル被膜上に金ペーストにより金の被膜１４を形成し熱
処理により金・ニッケル固溶体を形成している。続いて
金メッキ１７を施した接続ピン１６をＡｕ−Ｆ３ｎろう
材１５により結合している。この方法において金・ニッ
ケル固溶体を形成する際には約７００℃の温度で水素還
元中で行なっている。また第８図においてはセラミック
基板２１０表面にモリブデンからなる厚膜導体パッド層
２２を付着させ、該モリブデン層上にニッケル被膜２３
を形成し、該ニッケル被膜上へ障壁用の金波８２４を形
成している。該金被膜上にはＳｎゲッタリング金属のソ
ースとして働く第１族の金属層２５で被覆したのち、金
メッキ２８を施した接続ピン２７をＡｕ−８ｎろう材２
６により結合している。これらの方法においてはいずれ
も接続ピンを取り付けるパッド部分には、あら必じめモ
リブデンパッドを形成しておかなければならず工程的に
もコスト的にも不利であり、さらにろう付は等の熱処理
に際してもモリブデンの酸化を防ぐために水素還元雰囲
気で行なわなければならなかった。さらにモリブデンパ
ッドとセラミ、り基板との密着性をもたせるためにガラ
スフリット等の添加物をモリブデンペースト中に含めね
ばならず、導体抵抗も高くなる問題があった。
ン層１２を付着させ、該モリブデン層上にメッキ法等の
手段により二、ケルの被膜１３を形成する。次に該ニッ
ケル被膜上に金ペーストにより金の被膜１４を形成し熱
処理により金・ニッケル固溶体を形成している。続いて
金メッキ１７を施した接続ピン１６をＡｕ−Ｆ３ｎろう
材１５により結合している。この方法において金・ニッ
ケル固溶体を形成する際には約７００℃の温度で水素還
元中で行なっている。また第８図においてはセラミック
基板２１０表面にモリブデンからなる厚膜導体パッド層
２２を付着させ、該モリブデン層上にニッケル被膜２３
を形成し、該ニッケル被膜上へ障壁用の金波８２４を形
成している。該金被膜上にはＳｎゲッタリング金属のソ
ースとして働く第１族の金属層２５で被覆したのち、金
メッキ２８を施した接続ピン２７をＡｕ−８ｎろう材２
６により結合している。これらの方法においてはいずれ
も接続ピンを取り付けるパッド部分には、あら必じめモ
リブデンパッドを形成しておかなければならず工程的に
もコスト的にも不利であり、さらにろう付は等の熱処理
に際してもモリブデンの酸化を防ぐために水素還元雰囲
気で行なわなければならなかった。さらにモリブデンパ
ッドとセラミ、り基板との密着性をもたせるためにガラ
スフリット等の添加物をモリブデンペースト中に含めね
ばならず、導体抵抗も高くなる問題があった。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめ、
従来の銀ろう材を用いる方法よりも低温（４００℃以下
）でしかも中性雰囲気で熱処理ができ、作業性が良好で
しかも十分なピン接着強度を有するピン付き基板を提供
することにある。
従来の銀ろう材を用いる方法よりも低温（４００℃以下
）でしかも中性雰囲気で熱処理ができ、作業性が良好で
しかも十分なピン接着強度を有するピン付き基板を提供
することにある。
（発明の構成）
本発明は、セラミック基板上に形成された周期律表の第
Ｍｕ族の金属層と、該第ＶＩａ族の金属層上に形成され
た周期律表の第１族の金属層と、該第１族の金属層上に
形成された金Ｓ層と、該金回層上にろう材を介して形成
された金属製ピンとを備えた構造を有することを特徴と
するピン付き基板である。
Ｍｕ族の金属層と、該第ＶＩａ族の金属層上に形成され
た周期律表の第１族の金属層と、該第１族の金属層上に
形成された金Ｓ層と、該金回層上にろう材を介して形成
された金属製ピンとを備えた構造を有することを特徴と
するピン付き基板である。
（実施例）
以下本発明を実施例に基づいて詳細に説明する。
第２図〜第４図は本発明を示す図であり第１図は実施例
に３いて作製した本発明のピン付き基板の模式図である
。第２図に示すようにセラミック基板３１０表面上に周
期律表第ＶＩａ族の金属、例えばりｐムの薄膜３２を被
覆する。このセラミ、り基板３１社アルミナグリーンシ
ートを用い導体としてモリブデン又はタングステンを印
刷し積層プレス後１５００℃以上水素還元雰囲気中で焼
結したもの、あるいはガラスセラミ、タグリーンシート
を用い導体として金、銀−パラジウム、金−白金、銀−
白金、銀等を印刷し積層プレス後１０００℃以下酸化性
雰囲気中で焼結した、いわゆる低温焼結セラミック基板
等が使用できる。この実施例では後者の銀−パラジウム
を印刷した低温焼結セラミック基板を用い念。一方クロ
ム薄膜３２はスパッタリングによりＳＯＯ又〜２０００
Ｘの厚さに形成した。次に第３図の周期律表第■族の金
属のなかでパラジウム層３３を第２図に示したクロム薄
膜上に形成する。パラジウム層はクロム薄膜形成と同様
スパッタリングにより５００〜２０００Ｘの厚さに形成
した。スパッタリングは１０ ”ｔｏｒｒ以下にした後
Ａｒガスを導入し１０ ”ｔｏｒｒ程度にして行なった
。更に第３図に示すような金層３４を形成した。
に３いて作製した本発明のピン付き基板の模式図である
。第２図に示すようにセラミック基板３１０表面上に周
期律表第ＶＩａ族の金属、例えばりｐムの薄膜３２を被
覆する。このセラミ、り基板３１社アルミナグリーンシ
ートを用い導体としてモリブデン又はタングステンを印
刷し積層プレス後１５００℃以上水素還元雰囲気中で焼
結したもの、あるいはガラスセラミ、タグリーンシート
を用い導体として金、銀−パラジウム、金−白金、銀−
白金、銀等を印刷し積層プレス後１０００℃以下酸化性
雰囲気中で焼結した、いわゆる低温焼結セラミック基板
等が使用できる。この実施例では後者の銀−パラジウム
を印刷した低温焼結セラミック基板を用い念。一方クロ
ム薄膜３２はスパッタリングによりＳＯＯ又〜２０００
Ｘの厚さに形成した。次に第３図の周期律表第■族の金
属のなかでパラジウム層３３を第２図に示したクロム薄
膜上に形成する。パラジウム層はクロム薄膜形成と同様
スパッタリングにより５００〜２０００Ｘの厚さに形成
した。スパッタリングは１０ ”ｔｏｒｒ以下にした後
Ａｒガスを導入し１０ ”ｔｏｒｒ程度にして行なった
。更に第３図に示すような金層３４を形成した。
金層の形成方法としては、スクリーン印刷法等による厚
膜形成又は、メッキ法又は蒸着法、スパッタ法等々が利
用できる。層Ｆ！＃は５００Ｘ〜２０μｍの範囲であれ
ば十分である。このような第３図に示した構造をもつ金
属パッド部を有するセラミ、り基板をＡｕ ８０％５ｎ
２０％の重量比の合金ろう材３６を各ピン当り０．５〜
３ダ程度取り付けた多数のコバールまたは、４・２アロ
イの接続ピン３７上に置き、金層３４上に結合させる。
膜形成又は、メッキ法又は蒸着法、スパッタ法等々が利
用できる。層Ｆ！＃は５００Ｘ〜２０μｍの範囲であれ
ば十分である。このような第３図に示した構造をもつ金
属パッド部を有するセラミ、り基板をＡｕ ８０％５ｎ
２０％の重量比の合金ろう材３６を各ピン当り０．５〜
３ダ程度取り付けた多数のコバールまたは、４・２アロ
イの接続ピン３７上に置き、金層３４上に結合させる。
第１図には取り付けられたピン付き基板の構造の模式図
を示しであるが、接続ピン３７０表面にはメッキ等によ
り形成した金Ｊｌ！がコートしである。ろう付けを行な
う処理温度としてはＡｕ８０％５ｎ２０％の重量比の合
金ろう材の融点が約２８０℃であり３００°Ｃ〜４５０
℃の温度範囲で１０〜３０分間行なった。基板に施した
金層３４は、熱処理の際Ａｕ−８ｎろう材と反応するこ
とによりＡｕが３ｎに対して見かけ上組成的に多くなり
、したがって冷却後又はろう材の凝縮後にろう付けした
結合部分の融点を上昇させる効果がある。このことはピ
ン取り付は後の熱サイクルを加える工程を有する場合に
対し有効である。
を示しであるが、接続ピン３７０表面にはメッキ等によ
り形成した金Ｊｌ！がコートしである。ろう付けを行な
う処理温度としてはＡｕ８０％５ｎ２０％の重量比の合
金ろう材の融点が約２８０℃であり３００°Ｃ〜４５０
℃の温度範囲で１０〜３０分間行なった。基板に施した
金層３４は、熱処理の際Ａｕ−８ｎろう材と反応するこ
とによりＡｕが３ｎに対して見かけ上組成的に多くなり
、したがって冷却後又はろう材の凝縮後にろう付けした
結合部分の融点を上昇させる効果がある。このことはピ
ン取り付は後の熱サイクルを加える工程を有する場合に
対し有効である。
また接続ピンに施した金層においてもろう付は処理の際
、金層ｆＡｕ−５ｎろう材と共に融けることになりＡｕ
−８ｎろう材中のＡｕの割合が増加し融点を上昇させ同
様の効果が得られる。ろう付けした接、続ピンのセラミ
、り基板との接着強度は４．Ｑｋｇ／ｄ以上を示し、実
装基板のＩ１０ピンとして十分な強度を示した。
、金層ｆＡｕ−５ｎろう材と共に融けることになりＡｕ
−８ｎろう材中のＡｕの割合が増加し融点を上昇させ同
様の効果が得られる。ろう付けした接、続ピンのセラミ
、り基板との接着強度は４．Ｑｋｇ／ｄ以上を示し、実
装基板のＩ１０ピンとして十分な強度を示した。
（発明の効果）
以上の如く、本発明のピン付き基板の構造を採用するこ
とによりろう付は処理を４５０℃以下と低温で、しかも
中性３凹気中で行なうことが出来、セラミ、り基板表面
にピンパッド用の厚膜金Ｍ（モリブデン、タングステン
、金、金−白金等）層をあらかじめ形成する必要がなく
、十分な接着強度を有するピン付き基板を得ることが出
来るようになった。さらに本発明により作業性に対して
も有利となり、ピン立て後の熱サイクルに強い実装基板
としてのピン付き基板を得ることが出来るようになった
。
とによりろう付は処理を４５０℃以下と低温で、しかも
中性３凹気中で行なうことが出来、セラミ、り基板表面
にピンパッド用の厚膜金Ｍ（モリブデン、タングステン
、金、金−白金等）層をあらかじめ形成する必要がなく
、十分な接着強度を有するピン付き基板を得ることが出
来るようになった。さらに本発明により作業性に対して
も有利となり、ピン立て後の熱サイクルに強い実装基板
としてのピン付き基板を得ることが出来るようになった
。
なお、実施例ではクロムとパラジウムを用いたが、それ
ぞれ第ＶＩａ族金属と第■族金属であれば使用できる。
ぞれ第ＶＩａ族金属と第■族金属であれば使用できる。
また金属膜形成方法は、スパッタリングの他に蒸着、メ
ッキ、スクリーン印刷など適時利用できる。
ッキ、スクリーン印刷など適時利用できる。
第１図は本発明のピン付き基板の構造の一例を示す模式
図、第２図〜第４図は本発明の製造工程を示す図、第５
図〜第８図は従来のピン付セラミ、り基板の構造を示し
た図である。 図において、Ｌ、１１．２１．３１・・・七ラミ、り基
板、２．１２．２２・・・厚膜導体パッド層、３．１３
．２３・・・ニアチル層、４・・・銀ろう、５．１６．
２７．３７・・・接続ピン、６．１７．２８．３８・・
・金メッキ層、１４．２４・・・金被膜、１５．２６．
３６−Ａｕ−８ｎろう、２５・・・パラジウム層、３２
・・・ＶＩａ族金属被膜、３３・・・■族金属多 Ｚ
国 ３２．Ｖｒａ＊金扁低金 蔓低膜 図
図、第２図〜第４図は本発明の製造工程を示す図、第５
図〜第８図は従来のピン付セラミ、り基板の構造を示し
た図である。 図において、Ｌ、１１．２１．３１・・・七ラミ、り基
板、２．１２．２２・・・厚膜導体パッド層、３．１３
．２３・・・ニアチル層、４・・・銀ろう、５．１６．
２７．３７・・・接続ピン、６．１７．２８．３８・・
・金メッキ層、１４．２４・・・金被膜、１５．２６．
３６−Ａｕ−８ｎろう、２５・・・パラジウム層、３２
・・・ＶＩａ族金属被膜、３３・・・■族金属多 Ｚ
国 ３２．Ｖｒａ＊金扁低金 蔓低膜 図
Claims (1)
- セラミック基板上に形成された周期律表の第VIａ族の
金属層と、該第VIａ族の金属層上に形成された周期律表
の第VIII族の金属層と該第VIII族の金属層上に形成され
た金属層と、該金属層上にろう材を介して形成された金
属製ピンとを備えた構造を有することを特徴とするピン
付き基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203233A JPS6181659A (ja) | 1984-09-28 | 1984-09-28 | ピン付き基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203233A JPS6181659A (ja) | 1984-09-28 | 1984-09-28 | ピン付き基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181659A true JPS6181659A (ja) | 1986-04-25 |
Family
ID=16470650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203233A Pending JPS6181659A (ja) | 1984-09-28 | 1984-09-28 | ピン付き基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442145A (en) * | 1992-10-12 | 1995-08-15 | Ngk Spark Plug Co., Ltd. | Input/output terminal for electronic circuit device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715446A (en) * | 1980-07-02 | 1982-01-26 | Hitachi Ltd | Semiconductor device |
| JPS59155950A (ja) * | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
-
1984
- 1984-09-28 JP JP59203233A patent/JPS6181659A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715446A (en) * | 1980-07-02 | 1982-01-26 | Hitachi Ltd | Semiconductor device |
| JPS59155950A (ja) * | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442145A (en) * | 1992-10-12 | 1995-08-15 | Ngk Spark Plug Co., Ltd. | Input/output terminal for electronic circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712161A (en) | Hybrid and multi-layer circuitry | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US5156903A (en) | Multilayer ceramic substrate and manufacture thereof | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JPS6181659A (ja) | ピン付き基板 | |
| JPH0227817B2 (ja) | ||
| CA1153128A (en) | Electrical circuit assemblies | |
| JPS6196754A (ja) | ピン付き基板 | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPH0230185B2 (ja) | ||
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH0227818B2 (ja) | ||
| JPS60198893A (ja) | ピン付き多層セラミツク基板の製造方法 | |
| JPS60198762A (ja) | ピン付基板およびその製造方法 | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JP2002016176A (ja) | 配線基板およびその接続構造 | |
| JPS60198892A (ja) | ピン付き多層セラミツク基板の製造方法 | |
| JPS62291153A (ja) | セラミツク配線基板 | |
| JP2687646B2 (ja) | セラミック回路基板の製造方法 | |
| JPS6318647A (ja) | 半導体装置用セラミツク基板の製造方法およびその方法に使用するクラツド材 | |
| JPS6378591A (ja) | セラミツク配線基板 | |
| JPH04349690A (ja) | 回路基板 | |
| JPS60170294A (ja) | ピン付き多層配線基板の製造方法 |