JPS6196754A - ピン付き基板 - Google Patents
ピン付き基板Info
- Publication number
- JPS6196754A JPS6196754A JP59217748A JP21774884A JPS6196754A JP S6196754 A JPS6196754 A JP S6196754A JP 59217748 A JP59217748 A JP 59217748A JP 21774884 A JP21774884 A JP 21774884A JP S6196754 A JPS6196754 A JP S6196754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pin
- gold
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパッケージ基板におけるピン取り付は構造に係
り、更に具体的にいえば多層セラミック基板の接続ピン
取り付は構造に係る。
り、更に具体的にいえば多層セラミック基板の接続ピン
取り付は構造に係る。
（従来技術）
最近のコンピュータシステムの高密度小型化。
高速化および高パフォーマンス化に対して実装レベルに
おけるパッケージ基板への要求はきびしいものになって
きている。具体的にはパッケージ基板において配線密度
を高め信号線幅を微細化したり、信号線導体の抵抗値を
下げること、絶縁材料の誘電率を下げること１等が要求
されており、これに応えるようなパッケージ基板技術が
開発されてきた。例えばアルミナグリーンシートを用い
た多層セラミック基板、ガラスセラミックスグリーンシ
ートを用い９００℃程度で焼結でき、ＡｕおよびＡｇ−
Ｐｄ導体が使える多層セラミック基板、またセラミック
基板上ヘスバッタ、蒸着等の薄膜技術を用いたパッケー
ジ基板、更には有機絶縁材料（ポリイミド等）を用い薄
膜導体と組み合せたパッケージ基板等々がある。このよ
うに高密度化、微細化された実装基板上へは超ＬＳＩチ
ップが多数実装されることになり、したがって、基板外
部と電気的に接続するためのＩ１０端子数は極めて多く
なってくる。そのためＩ１０端子を多層基板裏面にピン
で形成する技術が開発されている。
おけるパッケージ基板への要求はきびしいものになって
きている。具体的にはパッケージ基板において配線密度
を高め信号線幅を微細化したり、信号線導体の抵抗値を
下げること、絶縁材料の誘電率を下げること１等が要求
されており、これに応えるようなパッケージ基板技術が
開発されてきた。例えばアルミナグリーンシートを用い
た多層セラミック基板、ガラスセラミックスグリーンシ
ートを用い９００℃程度で焼結でき、ＡｕおよびＡｇ−
Ｐｄ導体が使える多層セラミック基板、またセラミック
基板上ヘスバッタ、蒸着等の薄膜技術を用いたパッケー
ジ基板、更には有機絶縁材料（ポリイミド等）を用い薄
膜導体と組み合せたパッケージ基板等々がある。このよ
うに高密度化、微細化された実装基板上へは超ＬＳＩチ
ップが多数実装されることになり、したがって、基板外
部と電気的に接続するためのＩ１０端子数は極めて多く
なってくる。そのためＩ１０端子を多層基板裏面にピン
で形成する技術が開発されている。
この多層セラミック基板に接続ピンを取り付ける従来技
術としては１例えばアルミナ多層基板において銀ろうを
用いてコバール又は４・２７０イ等の材質の接続ピンを
取り付けていた。第５図は。
術としては１例えばアルミナ多層基板において銀ろうを
用いてコバール又は４・２７０イ等の材質の接続ピンを
取り付けていた。第５図は。
従来方法を説明するための断面図であり、アルミナグリ
ーンシートに形成したモリブデン又はタングステン等の
導体パッドおよびスルーホール中の導体を１５００℃以
上の温度で還元雰囲気中で焼結したのちのセラミ、り基
板１およびモリブデン又はタング反テン等の導体２が示
されている。この導体パッド部分にメッキによりニッケ
ル層３を形成し１次に、コバール又は４・２アロイの接
続ピン５を銀ろう４により取り付けている。銀ろうの組
成は、一般番こは人ｇ ６０ｍｏｇ ％ −Ｃｕ ４０
ｍｏｄ ％ （Ｄ共晶合金が使われており融点は７７
９℃であり、ろう付は処理温度は８１０℃程度であり、
モリブデン等の導体の酸化を防ぐために水素還元雰囲気
中で行なわれる０次に基板に取り付けられた接続ピンを
および導体が劣化しないように金メッキ
処理される。第６図には、金層６が形成された接続ピン
付き基板の断面図を示す０本方法はろう付は処理温度が
高く、基板上に形成した微細薄膜パターン等は、この温
度に加熱することは難かしく、一方あらかじめピンを基
板に取り付けたのち信号線等の微細薄膜パターンを形成
する場合においても、ピン付き基板上へ各種パターンを
形成する際の精度が低くなり作業性が悪くなる。また有
機絶縁フィルム（ポリイミド等）を用いて多層セラミッ
ク基板上へパターンを形成するパッケージ技術の場合で
も同様である。更にろう付は後接続ピンおよび導体パッ
ド部を金メッキする工程が含まれ作業性が悪い。
ーンシートに形成したモリブデン又はタングステン等の
導体パッドおよびスルーホール中の導体を１５００℃以
上の温度で還元雰囲気中で焼結したのちのセラミ、り基
板１およびモリブデン又はタング反テン等の導体２が示
されている。この導体パッド部分にメッキによりニッケ
ル層３を形成し１次に、コバール又は４・２アロイの接
続ピン５を銀ろう４により取り付けている。銀ろうの組
成は、一般番こは人ｇ ６０ｍｏｇ ％ −Ｃｕ ４０
ｍｏｄ ％ （Ｄ共晶合金が使われており融点は７７
９℃であり、ろう付は処理温度は８１０℃程度であり、
モリブデン等の導体の酸化を防ぐために水素還元雰囲気
中で行なわれる０次に基板に取り付けられた接続ピンを
および導体が劣化しないように金メッキ
処理される。第６図には、金層６が形成された接続ピン
付き基板の断面図を示す０本方法はろう付は処理温度が
高く、基板上に形成した微細薄膜パターン等は、この温
度に加熱することは難かしく、一方あらかじめピンを基
板に取り付けたのち信号線等の微細薄膜パターンを形成
する場合においても、ピン付き基板上へ各種パターンを
形成する際の精度が低くなり作業性が悪くなる。また有
機絶縁フィルム（ポリイミド等）を用いて多層セラミッ
ク基板上へパターンを形成するパッケージ技術の場合で
も同様である。更にろう付は後接続ピンおよび導体パッ
ド部を金メッキする工程が含まれ作業性が悪い。
次に処理温度を低げるためにろう材としてＡｕ −８ｎ
又はＡｕ−８ｉ 、 Ａｕ−ａｎ−Ｐｄ 、 Ａｕ−８
ｎ −Ａｇ等が検討された。具体的な一例を第７図およ
び第８図に示す、第７図においてはセラミック基板１１
の表面にモリブデン層１２を付着させ、該モリブデン層
上にメッキ法等の手段によりニッケルの被膜１３を形成
する。次に該ニッケル被膜上に金ペーストにより金の被
膜１４を形成し熱処理により金・ニッケル固溶体を形成
している。続いて金メッキ１７を施した接続ピン１６を
Ａｕ−ａｎろう材１５により結合してＧ゛る。この方法
において金・二、ケル固溶体を形成する際には約７００
℃の温度で水素還元中で行なっている。また第８図にお
いてはセラミ。
又はＡｕ−８ｉ 、 Ａｕ−ａｎ−Ｐｄ 、 Ａｕ−８
ｎ −Ａｇ等が検討された。具体的な一例を第７図およ
び第８図に示す、第７図においてはセラミック基板１１
の表面にモリブデン層１２を付着させ、該モリブデン層
上にメッキ法等の手段によりニッケルの被膜１３を形成
する。次に該ニッケル被膜上に金ペーストにより金の被
膜１４を形成し熱処理により金・ニッケル固溶体を形成
している。続いて金メッキ１７を施した接続ピン１６を
Ａｕ−ａｎろう材１５により結合してＧ゛る。この方法
において金・二、ケル固溶体を形成する際には約７００
℃の温度で水素還元中で行なっている。また第８図にお
いてはセラミ。
り基板２１の表面にモリブデン層２２を付着させ、該モ
リブデン層上にニッケル被膜ｎを形成し、該ニッケル被
膜上へ障壁用の金被膜２４を形成している。
リブデン層上にニッケル被膜ｎを形成し、該ニッケル被
膜上へ障壁用の金被膜２４を形成している。
該金被膜上にはＳｎゲッタリング金属のソースとして働
く第１族の金属層５で被膜したのち、金メッキ２８を施
した接続ピン２７をＡｕ−８ｎろう材２６により結合し
ている。これらの方法においては、いずれも接続ピンを
取り付けるパッド部分には、あ ゛らかしめモリブデ
ンパッドを形成しておかなければならず工程的にもコス
ト的にも不利であり、さらにろう付は等の熱処理に際し
てもモリブデンの酸化を防ぐために水素還元雰囲気で行
なわなければならなかった。さらにモリブデンパッドと
セラミック基板との密着性をもたせるためにガラスフリ
ット等の添加物をモリブデンペースト中に含めねばなら
ず、導体抵抗も高くなる問題があった。
く第１族の金属層５で被膜したのち、金メッキ２８を施
した接続ピン２７をＡｕ−８ｎろう材２６により結合し
ている。これらの方法においては、いずれも接続ピンを
取り付けるパッド部分には、あ ゛らかしめモリブデ
ンパッドを形成しておかなければならず工程的にもコス
ト的にも不利であり、さらにろう付は等の熱処理に際し
てもモリブデンの酸化を防ぐために水素還元雰囲気で行
なわなければならなかった。さらにモリブデンパッドと
セラミック基板との密着性をもたせるためにガラスフリ
ット等の添加物をモリブデンペースト中に含めねばなら
ず、導体抵抗も高くなる問題があった。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめ、
従来の銀ろう材を用いる方法よりも低温（４５０℃以下
）で、しかも中性雰囲気で熱処理ができ５作業性が良好
で十分なピン強度を有するピン付き基板を提供すること
にある。
従来の銀ろう材を用いる方法よりも低温（４５０℃以下
）で、しかも中性雰囲気で熱処理ができ５作業性が良好
で十分なピン強度を有するピン付き基板を提供すること
にある。
（発明の構成）
すなわち本発明は、セラミック基板上に形成されたチタ
ン層および該チタン層上に形成された周期律表の第１族
の金属層、更に該金属層上に金層を有し、金属製ピンと
該金層との間にろう材を介してなる構造をもつことを特
徴とするピン付き基板である。
ン層および該チタン層上に形成された周期律表の第１族
の金属層、更に該金属層上に金層を有し、金属製ピンと
該金層との間にろう材を介してなる構造をもつことを特
徴とするピン付き基板である。
（実施例）
以下本発明を実施例に基づいて詳細に説明する。
第１図〜第４図は本発明を示す図であり第１図は実施例
において作製した本発明のピン付基板の構造を示す模式
図である。第２図に示すようにセラミ、り基板３１の表
面上にチタン金属の薄膜３２を被覆する。このセラミッ
ク基板３１はアルミナグリーンシートを用い内部配線導
体としてモリブデン又はタングステンを印刷し積層プレ
ス後１５００℃以上水素還元雰囲気中で焼結したもの、
あるいはガラスセラミックグリーンシートを用い導体と
して金、銀−パラジウム、金−白金、銀−白金、銀等々
を印刷し積層プレス後１つ００℃以下酸化性雰囲気中で
焼結した。いわゆる低温焼結セラミック基板等が使用で
きる。この実施例では後者の銀−パラジウムを印刷した
低温焼結セラミック基板を用いた。一方チタン薄膜はス
パッタリングにより５００Ａ〜２０００ Ａの厚さに形
成した。
において作製した本発明のピン付基板の構造を示す模式
図である。第２図に示すようにセラミ、り基板３１の表
面上にチタン金属の薄膜３２を被覆する。このセラミッ
ク基板３１はアルミナグリーンシートを用い内部配線導
体としてモリブデン又はタングステンを印刷し積層プレ
ス後１５００℃以上水素還元雰囲気中で焼結したもの、
あるいはガラスセラミックグリーンシートを用い導体と
して金、銀−パラジウム、金−白金、銀−白金、銀等々
を印刷し積層プレス後１つ００℃以下酸化性雰囲気中で
焼結した。いわゆる低温焼結セラミック基板等が使用で
きる。この実施例では後者の銀−パラジウムを印刷した
低温焼結セラミック基板を用いた。一方チタン薄膜はス
パッタリングにより５００Ａ〜２０００ Ａの厚さに形
成した。
次に第３図に示すように周期律表第■族の金属として一
例としてパラジウム層３３を第２図に示したチタン薄膜
上に形成する。パラジウム層はチタン薄膜形成と同様に
スパッタリングにより５００Ａ〜２０００ Ａの厚さに
形成した。スパッタリングは（１０−’ ｔｏｒｒ
以下にした後Ａｒガスを導入し１Ｏ−２ｔｏｒｒ 程
度にして行なった。
例としてパラジウム層３３を第２図に示したチタン薄膜
上に形成する。パラジウム層はチタン薄膜形成と同様に
スパッタリングにより５００Ａ〜２０００ Ａの厚さに
形成した。スパッタリングは（１０−’ ｔｏｒｒ
以下にした後Ａｒガスを導入し１Ｏ−２ｔｏｒｒ 程
度にして行なった。
更に第４図に示すような金層あを形成した。金層の形成
方法としては、スクリーン印刷法等による厚膜形成、又
はメッキ法、又は蒸着法、スパッタ法等々が利用できる
０層厚は５００ Ａ〜２０μｍの範囲であれば十分であ
る。このような第４図に示した構造をもつ金属パッド部
を有するセラミック基板をＡｕ８０（ｉ−８ｎ２０％
の重量比の合金ろう材３６ヲ各ビン当す０．５〜３ｍｇ
程度取り、多数のコバール又は４・２アロイからなる
接続ピン３７上に置き、金Ｍ３４上に結合させる。第１
図には取り付けられたピン付基板の構造の模式図を示し
であるが、接続ピン３７の表面にはメッキ等をこより形
成した金層がコートしである。ろう付けを行なう処理温
度としてはＡｕ ｇＱ ％ −＝ Ｓｎ ２０％の重量
比の合金ろう材の融点が約２８０℃であることから、３
００℃〜４５０℃の温度範囲で１０−（資）分間の条件
で行なった。基板に施した金層Ｕは、熱処理の際Ａｕ−
８ｎろう材と反応することによりＡｕがＳｎに対して見
かけ上、組成的に多くなり、したがって冷却後又はろう
材の凝縮後にろう付けした結合部分の融点を上昇させる
効果がある。このことはピン取り付は後の熱サイクルを
加える工程を有する場合に対して有効である。また接続
ピンに施した金層についてもろう付は処理の際、金層が
Ａｕ−８ｎろう材と共に融けることになりＡｕ−８ｎろ
う材中のＡｕの割合が増加し融点を上昇させ同様の効果
が得られる。ろう付けした接続ピンのセラミック基板と
の接着強度（引張り強度）は４．０〜７ｍ”以上を示し
、実装基板のＩ１０ピンとして十分な強度を示した。
方法としては、スクリーン印刷法等による厚膜形成、又
はメッキ法、又は蒸着法、スパッタ法等々が利用できる
０層厚は５００ Ａ〜２０μｍの範囲であれば十分であ
る。このような第４図に示した構造をもつ金属パッド部
を有するセラミック基板をＡｕ８０（ｉ−８ｎ２０％
の重量比の合金ろう材３６ヲ各ビン当す０．５〜３ｍｇ
程度取り、多数のコバール又は４・２アロイからなる
接続ピン３７上に置き、金Ｍ３４上に結合させる。第１
図には取り付けられたピン付基板の構造の模式図を示し
であるが、接続ピン３７の表面にはメッキ等をこより形
成した金層がコートしである。ろう付けを行なう処理温
度としてはＡｕ ｇＱ ％ −＝ Ｓｎ ２０％の重量
比の合金ろう材の融点が約２８０℃であることから、３
００℃〜４５０℃の温度範囲で１０−（資）分間の条件
で行なった。基板に施した金層Ｕは、熱処理の際Ａｕ−
８ｎろう材と反応することによりＡｕがＳｎに対して見
かけ上、組成的に多くなり、したがって冷却後又はろう
材の凝縮後にろう付けした結合部分の融点を上昇させる
効果がある。このことはピン取り付は後の熱サイクルを
加える工程を有する場合に対して有効である。また接続
ピンに施した金層についてもろう付は処理の際、金層が
Ａｕ−８ｎろう材と共に融けることになりＡｕ−８ｎろ
う材中のＡｕの割合が増加し融点を上昇させ同様の効果
が得られる。ろう付けした接続ピンのセラミック基板と
の接着強度（引張り強度）は４．０〜７ｍ”以上を示し
、実装基板のＩ１０ピンとして十分な強度を示した。
（発明の効果）
以上の如く１本発明のピン付基板の構造を採用すること
によりろう付は処理を４５０℃以下と低温で、しかもヂ
性雰囲気中で行なうことが出来、セラミック基板表面に
ピンパッド用の厚膜金属（モリブデン、タングステン、
金、金−白金等）層をあらかじめ形成する必要がなく、
十分な接着強度を有するピン付基板を得ることが出来る
ようになったー さらに本発明により作業性に対しても有利となり、ピン
立て後の熱サイクルに強い実装基板としてのピン付き基
板を得ることが出来るようになつた。
によりろう付は処理を４５０℃以下と低温で、しかもヂ
性雰囲気中で行なうことが出来、セラミック基板表面に
ピンパッド用の厚膜金属（モリブデン、タングステン、
金、金−白金等）層をあらかじめ形成する必要がなく、
十分な接着強度を有するピン付基板を得ることが出来る
ようになったー さらに本発明により作業性に対しても有利となり、ピン
立て後の熱サイクルに強い実装基板としてのピン付き基
板を得ることが出来るようになつた。
なお、実施例では第■族金属としてパラジウムを用いた
が他の金属を用いても同様の効果がある。
が他の金属を用いても同様の効果がある。
また金属膜形成方法は、スパッタリングの他に蒸着、メ
ッキ、スクリーン印刷など適時利用できる。
ッキ、スクリーン印刷など適時利用できる。
第１図は本発明のビン付基板の構造を示す模式図であり
、第２図〜第４図は不発明の製造工程を示す図であり、
第５図〜第８図は従来のピン付セラミック基板の構造を
示す図である。 図において、 １ 、１１ 、２１ 、３１・・・セラミック基板、２
，１２，２２・・・厚膜導体パッド層、３，１３，２３
・・・ニッケル層、４・・・銀ろう、５ 、１６．２７
．３７・・−接続ピン、６ 、１７ 。 妬、３８・・・金メッキ層、 １４ 、２４・・・金被
膜、１５，２６゜３６・・・Ａｕ−８ｎろう、５・・・
パラジウム層、３２・・・チタン金属被膜、３３・・・
■族金属被膜、あ・・・金層。 ３２．７ｉ被膜 ３１．セラミック屋ｄ反
、第２図〜第４図は不発明の製造工程を示す図であり、
第５図〜第８図は従来のピン付セラミック基板の構造を
示す図である。 図において、 １ 、１１ 、２１ 、３１・・・セラミック基板、２
，１２，２２・・・厚膜導体パッド層、３，１３，２３
・・・ニッケル層、４・・・銀ろう、５ 、１６．２７
．３７・・−接続ピン、６ 、１７ 。 妬、３８・・・金メッキ層、 １４ 、２４・・・金被
膜、１５，２６゜３６・・・Ａｕ−８ｎろう、５・・・
パラジウム層、３２・・・チタン金属被膜、３３・・・
■族金属被膜、あ・・・金層。 ３２．７ｉ被膜 ３１．セラミック屋ｄ反
Claims (1)
- セラミック基板上に形成されたチタン層および該チタ
ン層上に形成された周期律表の第VII族の金属層、更に
該金属層上に金層を有し、金属製ピンと該金層との間に
ろう材を介してなる構造をもつことを特徴とするピン付
き基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217748A JPS6196754A (ja) | 1984-10-17 | 1984-10-17 | ピン付き基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217748A JPS6196754A (ja) | 1984-10-17 | 1984-10-17 | ピン付き基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196754A true JPS6196754A (ja) | 1986-05-15 |
Family
ID=16709127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217748A Pending JPS6196754A (ja) | 1984-10-17 | 1984-10-17 | ピン付き基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267544A (ja) * | 1991-02-22 | 1992-09-24 | Toshiba Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715446A (en) * | 1980-07-02 | 1982-01-26 | Hitachi Ltd | Semiconductor device |
| JPS59155950A (ja) * | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
-
1984
- 1984-10-17 JP JP59217748A patent/JPS6196754A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715446A (en) * | 1980-07-02 | 1982-01-26 | Hitachi Ltd | Semiconductor device |
| JPS59155950A (ja) * | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267544A (ja) * | 1991-02-22 | 1992-09-24 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP2528617B2 (ja) | 多層相互接続金属構造体およびその形成方法 | |
| US6328201B1 (en) | Multilayer wiring substrate and method for producing the same | |
| JPH08306816A (ja) | 電極パッド | |
| JPS6196754A (ja) | ピン付き基板 | |
| JPH0227817B2 (ja) | ||
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPH0230185B2 (ja) | ||
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPS6181659A (ja) | ピン付き基板 | |
| JP2008227055A (ja) | 回路基板 | |
| JPH0227818B2 (ja) | ||
| JPH0231502B2 (ja) | ||
| JPS60198893A (ja) | ピン付き多層セラミツク基板の製造方法 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| JPH0136998B2 (ja) | ||
| JP2596227B2 (ja) | セラミック多層配線基板 | |
| JP2630303B2 (ja) | 多層配線基板 | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
| JPS6318647A (ja) | 半導体装置用セラミツク基板の製造方法およびその方法に使用するクラツド材 | |
| JPH07153866A (ja) | セラミック回路基板 | |
| JPS62291153A (ja) | セラミツク配線基板 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 |