JPH0227817B2 - - Google Patents
Info
- Publication number
- JPH0227817B2 JPH0227817B2 JP59054910A JP5491084A JPH0227817B2 JP H0227817 B2 JPH0227817 B2 JP H0227817B2 JP 59054910 A JP59054910 A JP 59054910A JP 5491084 A JP5491084 A JP 5491084A JP H0227817 B2 JPH0227817 B2 JP H0227817B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- gold
- ceramic substrate
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパツケージ基板における入出力電気接
続ピンを接着する方法に係り、更に具体的にいえ
ば多層セラミツク基板の接続ピンを基板に結合さ
せるための接合手段に係る。
続ピンを接着する方法に係り、更に具体的にいえ
ば多層セラミツク基板の接続ピンを基板に結合さ
せるための接合手段に係る。
（従来技術）
最近のコンピユータシステム等の高密度小型
化、高速化およびパフオーマンス化に対して実装
レベルにおけるパツケージ基板の要求はますます
きびしいものになつてきている。具体的にはパツ
ケージ基板において配線密度を高め信号線幅を微
細化すること、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること等が要求され
ており、これに応えるようなパツケージ基板技術
が開発されてきた。例えばアルミナグリーンシー
トを用いた多層セラミツク基板ガラスセラミツク
グリーンシートを用い900℃程度で焼結出来、金
および銀−パラジウム系導体が使える低温焼結多
層セラミツク基板、またセラミツク基板上へスパ
ツタ蒸着等の薄膜技術を用いたパツケージ基板、
更には有機絶縁材料（ポリイミド等）を用い薄膜
導体と組み合せたパツケージ基板等々がある。こ
のような高密度化、微細化された実装基板上へ
は、超LSIチツプが多数実装されることになり、
したがつて、基板外部と電気的に接続するための
入出力端子数は極めて多くなつてくる。そのため
入出力端子を多層基板裏面にピンで形成する技術
が開発されている。
化、高速化およびパフオーマンス化に対して実装
レベルにおけるパツケージ基板の要求はますます
きびしいものになつてきている。具体的にはパツ
ケージ基板において配線密度を高め信号線幅を微
細化すること、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること等が要求され
ており、これに応えるようなパツケージ基板技術
が開発されてきた。例えばアルミナグリーンシー
トを用いた多層セラミツク基板ガラスセラミツク
グリーンシートを用い900℃程度で焼結出来、金
および銀−パラジウム系導体が使える低温焼結多
層セラミツク基板、またセラミツク基板上へスパ
ツタ蒸着等の薄膜技術を用いたパツケージ基板、
更には有機絶縁材料（ポリイミド等）を用い薄膜
導体と組み合せたパツケージ基板等々がある。こ
のような高密度化、微細化された実装基板上へ
は、超LSIチツプが多数実装されることになり、
したがつて、基板外部と電気的に接続するための
入出力端子数は極めて多くなつてくる。そのため
入出力端子を多層基板裏面にピンで形成する技術
が開発されている。
この多層セラミツク基板に接続ピンを取り付け
る従来技術としては、例えばアルミナ多層基板に
おいて銀ろうを用いてコバールは４・２アロイ等
の材質の接続ピンを取り付けていた。第１図は、
従来方法を説明するための図であり、アルミナグ
リーンシートに形成したモリブデン又はタングス
テン等の導体パツドおよびスルーホール中の導体
を1500℃以上の温度で還元雰囲気中で焼結したの
ちのセラミツク基板１およびモリブデン又はタン
グステン等の導体２が示されている。この導体パ
ツド部分にメツキによりニツケル層３を形成し、
次に、コバール又は４・２アロイの接続ピン５を
銀ろう４により取り付けている。銀ろうの組成
は、一般にはAg60mol％−Cu40mol％の共晶合
金が使われており融点は779℃であり、ろう付け
処理温度は810℃程度であり、モリブデン等の導
体の酸化を防ぐために水素還元雰囲気中で行なわ
れる。次に基板に取り付けられた接続ピンおよび
導体が劣化しないように金メツキ処理される。第
２図には、金層６が形成された接続ピン付き基板
を示す。本方法はろう付け処理温度が高く、基板
上に形成した微細薄膜パターン等は、この温度に
加熱することは難かしく、一方あらかじめピンを
基板に取り付けたのち信号線等の微細薄膜パター
ンを形成する場合においても、ピン付き基板上へ
各種パターンを形成する際の精度が悪くなり、作
業性も低下する。また有機絶縁フイルム（ポリイ
ミド等）を用いて多層セラミツク基板上へパター
ンを形成するパツケージ技術の場合でも同様であ
る。更にろう付け後接続ピンおよび導体パツド部
を金メツキする工程が含まれ作業性が悪い。
る従来技術としては、例えばアルミナ多層基板に
おいて銀ろうを用いてコバールは４・２アロイ等
の材質の接続ピンを取り付けていた。第１図は、
従来方法を説明するための図であり、アルミナグ
リーンシートに形成したモリブデン又はタングス
テン等の導体パツドおよびスルーホール中の導体
を1500℃以上の温度で還元雰囲気中で焼結したの
ちのセラミツク基板１およびモリブデン又はタン
グステン等の導体２が示されている。この導体パ
ツド部分にメツキによりニツケル層３を形成し、
次に、コバール又は４・２アロイの接続ピン５を
銀ろう４により取り付けている。銀ろうの組成
は、一般にはAg60mol％−Cu40mol％の共晶合
金が使われており融点は779℃であり、ろう付け
処理温度は810℃程度であり、モリブデン等の導
体の酸化を防ぐために水素還元雰囲気中で行なわ
れる。次に基板に取り付けられた接続ピンおよび
導体が劣化しないように金メツキ処理される。第
２図には、金層６が形成された接続ピン付き基板
を示す。本方法はろう付け処理温度が高く、基板
上に形成した微細薄膜パターン等は、この温度に
加熱することは難かしく、一方あらかじめピンを
基板に取り付けたのち信号線等の微細薄膜パター
ンを形成する場合においても、ピン付き基板上へ
各種パターンを形成する際の精度が悪くなり、作
業性も低下する。また有機絶縁フイルム（ポリイ
ミド等）を用いて多層セラミツク基板上へパター
ンを形成するパツケージ技術の場合でも同様であ
る。更にろう付け後接続ピンおよび導体パツド部
を金メツキする工程が含まれ作業性が悪い。
次に処理温度を低げるためにろう材としてAu
−Sn又はAu−Si、Au−Sn−Pd、Au−Sn−Ag
等が検討された。具体的な一例を第３図および第
４図に示す。第３図においてはセラミツク基板１
１の表面にモリブデン層１２を付着させ、該モリ
ブデン層上にメツキ法等の手段によりニツケルの
被膜１３を形成する。次に該ニツケル被膜上に金
ペーストにより金の被膜１４を形成し熱処理によ
り金・ニツケル固溶体を形成している。続いて金
メツキ１７を施した接続ピン１６をAu−Snろう
材１５により結合している。この方法において
金・ニツケル固溶体を形成する際には約700℃の
温度で水素還元中で行なつている。また第４図に
おいてはセラミツク基板２１の表面にモリブデン
層２２を付着させ、該モリブデン層上にニツケル
被膜２３を形成し、該ニツケル被膜上へ障壁用の
金被膜２４を形成している。該金被膜上にはSn
ゲツタリング金属のソースとして働く第族の金
属層２５で被覆されたのち、金メツキ２８を施し
た接続ピン２７をAu−Snろう材２６により結合
されている。これらの方法においては、いずれも
中間層として金属を形成しなければならずコスト
的にも不利である。また接続ピンを取り付けるパ
ツド部分には、あらかじめモリブデンパツドを形
成しておかなければならず工程的にもコスト的に
も不利であり、さらにろう付け等の熱処理に際し
てもモリブデンの酸化を防ぐために水素還元雰囲
気で行なわなければならなかつた。さらに、モリ
ブデンパツドとセラミツク基板との密着性をもた
せるためにガラスフリツト等の添加物をモリブデ
ンペースト中に含めねばならず、導体抵抗も高く
なる問題があつた。
−Sn又はAu−Si、Au−Sn−Pd、Au−Sn−Ag
等が検討された。具体的な一例を第３図および第
４図に示す。第３図においてはセラミツク基板１
１の表面にモリブデン層１２を付着させ、該モリ
ブデン層上にメツキ法等の手段によりニツケルの
被膜１３を形成する。次に該ニツケル被膜上に金
ペーストにより金の被膜１４を形成し熱処理によ
り金・ニツケル固溶体を形成している。続いて金
メツキ１７を施した接続ピン１６をAu−Snろう
材１５により結合している。この方法において
金・ニツケル固溶体を形成する際には約700℃の
温度で水素還元中で行なつている。また第４図に
おいてはセラミツク基板２１の表面にモリブデン
層２２を付着させ、該モリブデン層上にニツケル
被膜２３を形成し、該ニツケル被膜上へ障壁用の
金被膜２４を形成している。該金被膜上にはSn
ゲツタリング金属のソースとして働く第族の金
属層２５で被覆されたのち、金メツキ２８を施し
た接続ピン２７をAu−Snろう材２６により結合
されている。これらの方法においては、いずれも
中間層として金属を形成しなければならずコスト
的にも不利である。また接続ピンを取り付けるパ
ツド部分には、あらかじめモリブデンパツドを形
成しておかなければならず工程的にもコスト的に
も不利であり、さらにろう付け等の熱処理に際し
てもモリブデンの酸化を防ぐために水素還元雰囲
気で行なわなければならなかつた。さらに、モリ
ブデンパツドとセラミツク基板との密着性をもた
せるためにガラスフリツト等の添加物をモリブデ
ンペースト中に含めねばならず、導体抵抗も高く
なる問題があつた。
（発明の目的）
本発明の目的は、このような従来の欠点を除去
せしめ、従来の銀ろう材を用いる方法よりも低温
（400℃以下）で、しかも中性雰囲気で熱処理が出
来、また他の従来法で示したような障壁用の金被
膜を施さず、更にはピン取り付け部分のモリブデ
ンパツドを形成しない、非常に単純な構造をも
ち、作業性およびコスト的に有利でしかも十分な
ピン接着強度を有するろう付け方法を提供するこ
とにある。
せしめ、従来の銀ろう材を用いる方法よりも低温
（400℃以下）で、しかも中性雰囲気で熱処理が出
来、また他の従来法で示したような障壁用の金被
膜を施さず、更にはピン取り付け部分のモリブデ
ンパツドを形成しない、非常に単純な構造をも
ち、作業性およびコスト的に有利でしかも十分な
ピン接着強度を有するろう付け方法を提供するこ
とにある。
（発明の構成）
すなわち本発明セラミツク基板上のろう付けす
る部分にチタンの膜を形成する工程と該チタン膜
上にパラジウム金属層を形成する工程と、ろう材
により入出力電気接続ピンをパラジウム金属層上
にろう付けする工程とを有することを特徴とする
ろう付け方法である。
る部分にチタンの膜を形成する工程と該チタン膜
上にパラジウム金属層を形成する工程と、ろう材
により入出力電気接続ピンをパラジウム金属層上
にろう付けする工程とを有することを特徴とする
ろう付け方法である。
（実施例）
以下本発明を実施例に基づいて詳細に説明す
る。
る。
第５図〜第８図は本発明のろう付け方法を示す
図であり第９図は実施例において作製したピン付
きセラミツク基板の模式図である。第５図に示す
ように多層セラミツク基板３１のセラミツク表面
上に金属の薄板をエツチング等の手段により形成
したろう付け部分の空いているマスク３２を重ね
合わせる。多層セラミツク基板３１はアルミナグ
リーンシートを用い導体としてモリブデン又はタ
ングステン等を印刷し積層プレス後1500℃以上の
水素還元雰囲気中で焼結したものでもよく、ある
いはホウケイ酸鉛系結晶化ガラスとアルミナから
出来ているガラスセラミツクグリーンシートを用
い導体として金、銀、銀−パラジウム系、金−白
金系、銀−白金系等を印刷し、積層プレス後1000
℃以下の酸化性雰囲気中で焼結したいわゆる低温
焼結多層セラミツク基板等でもよい。ここでは銀
−パラジウムを用いた後者の基板を用いた。次に
チタン被膜を形成した。第６図に示すように、セ
ラミツク基板に重ね合わされたマスクの上からス
パツタリングにより300Å〜1000Åの厚さのチタ
ン膜３３を形成する。第６図で形成したチタン膜
の上から続けて周期律表の第族の金属の中から
パラジウム層３４を第７図に示すように形成す
る。パラジウム層はチタン薄膜形成と同様のスパ
ツタリングにより1000Å〜3000Åの厚さになるよ
うに形成した。スパツタは10-5torr以下にした
後、Arガスを10-2torr程度まで導入して行つた。
第８図にはチタン薄膜、パラジウム金属の膜を形
成したのちマスクを除去したときの断面図を示
す。第８図からわかるように本方法ではセラミツ
ク基板表面に直接にチタン膜が形成されておりこ
の点が他の方法と大きく異なつている特徴の一つ
である。このようにして得られた金属パツド部を
有するセラミツク基板を金80％錫20％の重量比の
合金ろう材３５がそれぞれ１〜３mg程度取付けら
れた複数のコバール又は４・２アロイ等の材質の
入出力電気接続用ピン３６上に置き、第族金属
であるパラジウム層上に結合させる。第９図には
以上の方法により取り付けられた接続ピン付き多
層セラミツク基板の模式図を示してあるが、金属
製ピン３６の表面にはメツキ等により形成した金
の被膜層３７がコートしてある。ろう付けを行な
う処理温度としては、金80％錫20％の重量比の合
金ろう材の融点が280℃であることから、300℃〜
450℃の温度範囲で10〜30分間行なつた。パラジ
ウム層は金−錫ろう材の錫のゲツタリングを引き
起こし、金の錫に対する見かけの割合を多くする
ことになり、したがつて冷却後又はろう材の凝縮
後にろう付けした結合部分の融点を上昇する効果
がある。このことは、ピン取り付け後の熱サイク
ルを加える工程を有する場合に対して有効であ
る。また接続ピンに施した金被膜層においても、
ろう付け処理の際、金被膜層が金−錫ろう材と共
に一部融けることになり金−錫ろう材中の割合が
増加し結合部分の融点を上昇させ同様の効果が得
られる。本方法によりろう付けした入出力電気接
続ピンと多層セラミツク基板との接着強度は4.0
Kg／mm2以上を示し、実装基板の入出力ピンとして
十分な強度を示す。
図であり第９図は実施例において作製したピン付
きセラミツク基板の模式図である。第５図に示す
ように多層セラミツク基板３１のセラミツク表面
上に金属の薄板をエツチング等の手段により形成
したろう付け部分の空いているマスク３２を重ね
合わせる。多層セラミツク基板３１はアルミナグ
リーンシートを用い導体としてモリブデン又はタ
ングステン等を印刷し積層プレス後1500℃以上の
水素還元雰囲気中で焼結したものでもよく、ある
いはホウケイ酸鉛系結晶化ガラスとアルミナから
出来ているガラスセラミツクグリーンシートを用
い導体として金、銀、銀−パラジウム系、金−白
金系、銀−白金系等を印刷し、積層プレス後1000
℃以下の酸化性雰囲気中で焼結したいわゆる低温
焼結多層セラミツク基板等でもよい。ここでは銀
−パラジウムを用いた後者の基板を用いた。次に
チタン被膜を形成した。第６図に示すように、セ
ラミツク基板に重ね合わされたマスクの上からス
パツタリングにより300Å〜1000Åの厚さのチタ
ン膜３３を形成する。第６図で形成したチタン膜
の上から続けて周期律表の第族の金属の中から
パラジウム層３４を第７図に示すように形成す
る。パラジウム層はチタン薄膜形成と同様のスパ
ツタリングにより1000Å〜3000Åの厚さになるよ
うに形成した。スパツタは10-5torr以下にした
後、Arガスを10-2torr程度まで導入して行つた。
第８図にはチタン薄膜、パラジウム金属の膜を形
成したのちマスクを除去したときの断面図を示
す。第８図からわかるように本方法ではセラミツ
ク基板表面に直接にチタン膜が形成されておりこ
の点が他の方法と大きく異なつている特徴の一つ
である。このようにして得られた金属パツド部を
有するセラミツク基板を金80％錫20％の重量比の
合金ろう材３５がそれぞれ１〜３mg程度取付けら
れた複数のコバール又は４・２アロイ等の材質の
入出力電気接続用ピン３６上に置き、第族金属
であるパラジウム層上に結合させる。第９図には
以上の方法により取り付けられた接続ピン付き多
層セラミツク基板の模式図を示してあるが、金属
製ピン３６の表面にはメツキ等により形成した金
の被膜層３７がコートしてある。ろう付けを行な
う処理温度としては、金80％錫20％の重量比の合
金ろう材の融点が280℃であることから、300℃〜
450℃の温度範囲で10〜30分間行なつた。パラジ
ウム層は金−錫ろう材の錫のゲツタリングを引き
起こし、金の錫に対する見かけの割合を多くする
ことになり、したがつて冷却後又はろう材の凝縮
後にろう付けした結合部分の融点を上昇する効果
がある。このことは、ピン取り付け後の熱サイク
ルを加える工程を有する場合に対して有効であ
る。また接続ピンに施した金被膜層においても、
ろう付け処理の際、金被膜層が金−錫ろう材と共
に一部融けることになり金−錫ろう材中の割合が
増加し結合部分の融点を上昇させ同様の効果が得
られる。本方法によりろう付けした入出力電気接
続ピンと多層セラミツク基板との接着強度は4.0
Kg／mm2以上を示し、実装基板の入出力ピンとして
十分な強度を示す。
（発明の効果）
以上の如く、本発明のろう付け方法を採用する
ことにより、ろう付け処理を400℃以下という極
めて低温で、しかも中性雰囲気中で行なうことが
出来、セラミツク基板表面にピンパツド用の厚膜
金属（モリブデン、タングステン、金、銀、銀−
パラジウム等）層をあらかじめ形成する必要がな
く、また障壁用の金被膜も施さない単純な構造を
もつた十分な接着強度を有するピン付き基板を得
ることが出来るようになつた。さらに本発明の方
法はピンパツドの金属層を形成する際にエツチン
グ等の湿式工程を経ないためにセラミツクに対す
る悪影響は全く与えず信頼性の高いピン付き基板
を提供することが出来、また作業性およびコスト
的にも有利となり、ピン付け後の熱サイクルに対
しても十分に強いピン付け基板を得ることが出来
るようになつた。
ことにより、ろう付け処理を400℃以下という極
めて低温で、しかも中性雰囲気中で行なうことが
出来、セラミツク基板表面にピンパツド用の厚膜
金属（モリブデン、タングステン、金、銀、銀−
パラジウム等）層をあらかじめ形成する必要がな
く、また障壁用の金被膜も施さない単純な構造を
もつた十分な接着強度を有するピン付き基板を得
ることが出来るようになつた。さらに本発明の方
法はピンパツドの金属層を形成する際にエツチン
グ等の湿式工程を経ないためにセラミツクに対す
る悪影響は全く与えず信頼性の高いピン付き基板
を提供することが出来、また作業性およびコスト
的にも有利となり、ピン付け後の熱サイクルに対
しても十分に強いピン付け基板を得ることが出来
るようになつた。
さらにスパツタリングでなく、適時蒸着、メツ
キ、スクリーン印刷などの膜形成手段を用いるこ
とができる。
キ、スクリーン印刷などの膜形成手段を用いるこ
とができる。
第１図〜第４図は、従来のピン付けセラミツク
基板を示した図であり、第５図〜第８図は本発明
の方法を示す図であり、第９図は本発明の方法に
より作製したピン付き基板の模式図である。 図において、１，１１，２１，３１……セラミ
ツク基板、２，１２，２２……厚膜導体パツド
層、３，１３，２３……ニツケル層、４……銀ろ
う、５，１６，２７，３６……金属ピン、６，１
７，２８，３７……金被膜層、１４……金被膜、
１５，２６，３５……金−錫ろう、２４……金被
膜、２５……第族金属層、３２……マスク、３
３……チタン膜、３４……パラジウム金属膜。
基板を示した図であり、第５図〜第８図は本発明
の方法を示す図であり、第９図は本発明の方法に
より作製したピン付き基板の模式図である。 図において、１，１１，２１，３１……セラミ
ツク基板、２，１２，２２……厚膜導体パツド
層、３，１３，２３……ニツケル層、４……銀ろ
う、５，１６，２７，３６……金属ピン、６，１
７，２８，３７……金被膜層、１４……金被膜、
１５，２６，３５……金−錫ろう、２４……金被
膜、２５……第族金属層、３２……マスク、３
３……チタン膜、３４……パラジウム金属膜。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基板に金属製接続ピンをろう材に
よりろう付けする方法であつて、セラミツク基板
上のろう付けする部分にチタン膜を形成する工程
と、該チタン膜上にパラジウム金属膜を形成する
工程と、ろう材により接続ピンを該パラジウム金
属層上にろう付けする工程とを有することを特徴
とするろう付け方法。 ２ ろう材は金−錫ろう材である特許請求の範囲
第１項記載のろう付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054910A JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054910A JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198761A JPS60198761A (ja) | 1985-10-08 |
| JPH0227817B2 true JPH0227817B2 (ja) | 1990-06-20 |
Family
ID=12983753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054910A Granted JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198761A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034450A1 (en) * | 2002-10-11 | 2004-04-22 | Tm Tech Co., Ltd. | A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof |
| WO2004055873A1 (en) * | 2002-12-14 | 2004-07-01 | Tm Tech Co., Ltd. | Thin film forming apparatus |
| CN113242650B (zh) * | 2021-05-20 | 2022-04-15 | 上海望友信息科技有限公司 | 一种喷涂图形生成方法、系统、电子设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824009A (en) * | 1981-12-31 | 1989-04-25 | International Business Machines Corporation | Process for braze attachment of electronic package members |
-
1984
- 1984-03-22 JP JP59054910A patent/JPS60198761A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198761A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JPH08306816A (ja) | 電極パッド | |
| JPH0227817B2 (ja) | ||
| JP3086081B2 (ja) | 配線基板とその製造方法 | |
| JPH0230185B2 (ja) | ||
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JPS6196754A (ja) | ピン付き基板 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH0227818B2 (ja) | ||
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPH0590761A (ja) | 配線基板の製造方法 | |
| JPH0231502B2 (ja) | ||
| JPS6181659A (ja) | ピン付き基板 | |
| JPH0136998B2 (ja) | ||
| JPH0136999B2 (ja) | ||
| JP2630303B2 (ja) | 多層配線基板 | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JP2596227B2 (ja) | セラミック多層配線基板 | |
| JPH11307688A (ja) | 配線基板及びその製造方法 | |
| JPS60170294A (ja) | ピン付き多層配線基板の製造方法 | |
| JPS62291153A (ja) | セラミツク配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |