JPS6183970A - 検査装置 - Google Patents
検査装置Info
- Publication number
- JPS6183970A JPS6183970A JP20416784A JP20416784A JPS6183970A JP S6183970 A JPS6183970 A JP S6183970A JP 20416784 A JP20416784 A JP 20416784A JP 20416784 A JP20416784 A JP 20416784A JP S6183970 A JPS6183970 A JP S6183970A
- Authority
- JP
- Japan
- Prior art keywords
- data
- relay
- control unit
- driver
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 14
- 230000006378 damage Effects 0.000 abstract description 7
- 230000007246 mechanism Effects 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 description 11
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、カーステレオ、ラジオカセット、アンプなど
の被検査機器を調整検査、測定検査する検査装置に関す
るものである。
の被検査機器を調整検査、測定検査する検査装置に関す
るものである。
従来この種の装置として第４図に示すようにものがあっ
た。
た。
図において、ｌはカーステレオ、ラジオカセット、アン
プなどの被検査機器、該被検査機器１以外の部分が測定
系を対象にした測定検査装置であり、該装置は制御部２
１、計測部２２、入力回路２３、バッファアンプ２４及
び電源部２５を有する。
プなどの被検査機器、該被検査機器１以外の部分が測定
系を対象にした測定検査装置であり、該装置は制御部２
１、計測部２２、入力回路２３、バッファアンプ２４及
び電源部２５を有する。
上記制御部２１は、例えば予め定めたプログラムに従っ
て動作する８ビツトマイクロコンピユータによって構成
されうる制御ユニット２１ａと、該制御ユニット２１ａ
の８ビツトパラレル出力ポート２１ｂに出力される制御
データを受けて、リレーＲＹ−１〜ＲＹ−８を駆動する
ドライバ２１Ｃとを有し、ドライバ２１Ｇの入力はプル
アンプ抵抗によってＨレベルにプルア・ノブされている
。
て動作する８ビツトマイクロコンピユータによって構成
されうる制御ユニット２１ａと、該制御ユニット２１ａ
の８ビツトパラレル出力ポート２１ｂに出力される制御
データを受けて、リレーＲＹ−１〜ＲＹ−８を駆動する
ドライバ２１Ｃとを有し、ドライバ２１Ｇの入力はプル
アンプ抵抗によってＨレベルにプルア・ノブされている
。
上記入力回路２３は、被検査機器ｌと計測部２２との間
のインターフェイスとして働き、ＲＹ−１〜ＲＹ−８の
うちＲＹ−１〜ＲＹ−６によってそれぞれ作動するリレ
ー接点ＲＹＩ−１，ＲＹＩ−２〜ＲＹ６．４Ωのダミー
抵抗Ｒ１，Ｒ２などを有する。リレー接点ＲＹＩ−１、
ＲＹＩ−２は、被検査機器１のアンプのＬチャンネル出
力をバッファアンプ２４を介して計測部２２の入力に接
続するためのもので、該接点の入力端側には、スピーカ
を想定して上記ダミー抵抗Ｒ１が接続されている。リレ
ー接点ＲＹ２−１ 、ＲＹ２−２は被検査機器ｌのアン
プのＲチャンネル出力をバッファアンプ２４を介して計
測部２２の入力に接続するためのもので、該接点の入力
端側にはスピーカを想定してダミー抵抗Ｒ２が接続され
ている。
のインターフェイスとして働き、ＲＹ−１〜ＲＹ−８の
うちＲＹ−１〜ＲＹ−６によってそれぞれ作動するリレ
ー接点ＲＹＩ−１，ＲＹＩ−２〜ＲＹ６．４Ωのダミー
抵抗Ｒ１，Ｒ２などを有する。リレー接点ＲＹＩ−１、
ＲＹＩ−２は、被検査機器１のアンプのＬチャンネル出
力をバッファアンプ２４を介して計測部２２の入力に接
続するためのもので、該接点の入力端側には、スピーカ
を想定して上記ダミー抵抗Ｒ１が接続されている。リレ
ー接点ＲＹ２−１ 、ＲＹ２−２は被検査機器ｌのアン
プのＲチャンネル出力をバッファアンプ２４を介して計
測部２２の入力に接続するためのもので、該接点の入力
端側にはスピーカを想定してダミー抵抗Ｒ２が接続され
ている。
上記リレー接点ＲＹ３−１．ＲＹ３−２．ＲＹ４−１．
ＲＹ４−２は、被測定機器ｌの測定点を計測部２２に接
続するためのもの、リレー接点ＲＹ５は被検査機器の電
源シａ−トを電圧で確認するためのもの、リレー接点Ｒ
Ｙ６は上記電源ショート確認の際図示の状態と反対の側
に切換えられ、このとき抵抗Ｒ３の両端の電圧が計測部
２２で計測される。該リレー接点ＲＹ６は例えば利得、
Ｆ特などの通常の検査項目では図示の状態にある。
ＲＹ４−２は、被測定機器ｌの測定点を計測部２２に接
続するためのもの、リレー接点ＲＹ５は被検査機器の電
源シａ−トを電圧で確認するためのもの、リレー接点Ｒ
Ｙ６は上記電源ショート確認の際図示の状態と反対の側
に切換えられ、このとき抵抗Ｒ３の両端の電圧が計測部
２２で計測される。該リレー接点ＲＹ６は例えば利得、
Ｆ特などの通常の検査項目では図示の状態にある。
なお、被検査機器１中の抵抗Ｒ４〜Ｒ６は測定点に隣接
して設けられているものである。
して設けられているものである。
また、ドライバ２１ｃはリレーを駆動するために利用さ
れているが、リレーの代わりに半導体スイッチを駆動す
る場合がある。その他、メカ機構をシリンダなどを用い
て動作させるときには電磁弁を駆動することもあるが、
このようなときには、ドライバ２ＩＣの後段に更に大電
流での駆動を可能にする素子を設けることがある。
れているが、リレーの代わりに半導体スイッチを駆動す
る場合がある。その他、メカ機構をシリンダなどを用い
て動作させるときには電磁弁を駆動することもあるが、
このようなときには、ドライバ２ＩＣの後段に更に大電
流での駆動を可能にする素子を設けることがある。
以上の構成において、制御ユニット２１ａは予め定めた
プログラムに従って出力ポート２１ｂを介してドライバ
２１ｃに制御データを順次送出してＲＹ−１〜ＲＹ−８
の任意のものを駆動してそれらの接点を切換え、そのと
き計測部２２がその入力にバッファアンプ２４を介して
印加さ、れる電圧を計測し、これを制御ユニフ）２１ａ
に送出する。この動作を繰返し行うことによって被検査
機器１の測定点について測定検査を行う。
プログラムに従って出力ポート２１ｂを介してドライバ
２１ｃに制御データを順次送出してＲＹ−１〜ＲＹ−８
の任意のものを駆動してそれらの接点を切換え、そのと
き計測部２２がその入力にバッファアンプ２４を介して
印加さ、れる電圧を計測し、これを制御ユニフ）２１ａ
に送出する。この動作を繰返し行うことによって被検査
機器１の測定点について測定検査を行う。
上述の動作の過程において、例えばプログラムのミスな
どによって制御データに誤り異常状態が発生し、リレー
ＲＹ−１〜ＲＹ−３の１つ又は全部のリレーとリレーＲ
Ｙ−５とが誤って同時に駆動された場合、電流■１〜■
３が図中矢印で示すように流れるようになる。また、リ
レーＲＹ−５がオフしていてもリレーＲＹ−４が同時に
オンすると、電流■４が矢印で示すように流れるように
なる。
どによって制御データに誤り異常状態が発生し、リレー
ＲＹ−１〜ＲＹ−３の１つ又は全部のリレーとリレーＲ
Ｙ−５とが誤って同時に駆動された場合、電流■１〜■
３が図中矢印で示すように流れるようになる。また、リ
レーＲＹ−５がオフしていてもリレーＲＹ−４が同時に
オンすると、電流■４が矢印で示すように流れるように
なる。
上記リレーＲＹ−１〜ＲＹ−５として微小信号の測定に
適した接触抵抗の低いリレーを使用した場合、異常時に
小さな値のダミー抵抗Ｒ１，Ｒ２を通じてリレー接点に
大電流が流れてリレー接点の破壊が生じるようになる。
適した接触抵抗の低いリレーを使用した場合、異常時に
小さな値のダミー抵抗Ｒ１，Ｒ２を通じてリレー接点に
大電流が流れてリレー接点の破壊が生じるようになる。
そこで、接触抵抗が高い大電流用のリレーを使用すると
、接触不良の危険が高くなる他、リレーの切換時間が長
くなったり、チャタリングが発生し易くなって高速での
測定検査が損われるようになる。また、被検査機器１中
の抵抗Ｒ５，Ｒ６の値が小さい場合にも、リレーや被検
査機器側の抵抗や回路を破壊してしまう危険があった。
、接触不良の危険が高くなる他、リレーの切換時間が長
くなったり、チャタリングが発生し易くなって高速での
測定検査が損われるようになる。また、被検査機器１中
の抵抗Ｒ５，Ｒ６の値が小さい場合にも、リレーや被検
査機器側の抵抗や回路を破壊してしまう危険があった。
更に、上述の制御ユニット２１ａの出力で、メカ機構の
シリンダを電磁弁で動作させる場合、異常動作によって
メカ機構の破壊を防ぐためにメカ機構の必要な個所にイ
ンターロック機構を設ける必要があった。
シリンダを電磁弁で動作させる場合、異常動作によって
メカ機構の破壊を防ぐためにメカ機構の必要な個所にイ
ンターロック機構を設ける必要があった。
本発明は上述した従来のものの欠点を除去するためにな
されたもので、制御ユニットからのデータに誤りが発生
したとしても、該データによって制御される素子、メカ
機構や、被検査機器内の電子部品などの破壊を招くこと
がないようになした検査装置を提供することを目的とし
ている。
されたもので、制御ユニットからのデータに誤りが発生
したとしても、該データによって制御される素子、メカ
機構や、被検査機器内の電子部品などの破壊を招くこと
がないようになした検査装置を提供することを目的とし
ている。
以下、本発明の一実施例を図に基づいて説明する。第１
図においては、制御ユニット２１ａの８ビツトパラレル
出力ボート２１ｂとドライバ２１Ｃの入力との間にデコ
ーダ部２１ｄが追加されているだけで、他の部分は第４
図について上述した従来装置と同一であるので同一符号
を付しである。
図においては、制御ユニット２１ａの８ビツトパラレル
出力ボート２１ｂとドライバ２１Ｃの入力との間にデコ
ーダ部２１ｄが追加されているだけで、他の部分は第４
図について上述した従来装置と同一であるので同一符号
を付しである。
上記デコーダ部２１ｄは例えば入力がプルアップ抵抗に
よりＨレベルにプルアンプされたリードオンリーメモリ
（ＲＯＭ）によって構成され、該ＲＯＭは制御ユニッ
ト２１ａの出力ポート２１ｂから出力される検査項目に
対応したデータをアドレスとして入力し、該アドレス位
置に記憶されている制御データを出力する。各アドレス
位置に記憶されている制御データは、アドレスに対応す
る検査項目のときにドライバ２１ｃによって駆動すべき
リレーを指定するためのものである。
よりＨレベルにプルアンプされたリードオンリーメモリ
（ＲＯＭ）によって構成され、該ＲＯＭは制御ユニッ
ト２１ａの出力ポート２１ｂから出力される検査項目に
対応したデータをアドレスとして入力し、該アドレス位
置に記憶されている制御データを出力する。各アドレス
位置に記憶されている制御データは、アドレスに対応す
る検査項目のときにドライバ２１ｃによって駆動すべき
リレーを指定するためのものである。
該制御データをＲＯＭに記憶させる方法として入出力対
応形式とテーブル形式の２つがある。
応形式とテーブル形式の２つがある。
まず、入出力対応形式について説明する。
全出力ボート２１ｂに第２図（ａｌに示すようにＦ、Ｅ
（１６進）のデータが出力され、これがＲＯＭにアドレ
スとして入力されたとき、ＲＯＭの出力に０．１（１６
進）が出力されるように、ＲＯＭのアドレスＦ、Ｅに対
応する位置に制御データ０．１を記憶させておくことに
よって、ドライバ２１ｃの出力状態が出力ポート２１ｂ
の出力データに対応するＦ、Ｅとなる。このドライバ２
１ｃの出力Ｆ、ＥによってリレーＲＹ−１が駆動されて
、被検査機器１のＬチャンネルがパフファアンプ２４を
介して計測部２２に接続されるようになる。
（１６進）のデータが出力され、これがＲＯＭにアドレ
スとして入力されたとき、ＲＯＭの出力に０．１（１６
進）が出力されるように、ＲＯＭのアドレスＦ、Ｅに対
応する位置に制御データ０．１を記憶させておくことに
よって、ドライバ２１ｃの出力状態が出力ポート２１ｂ
の出力データに対応するＦ、Ｅとなる。このドライバ２
１ｃの出力Ｆ、ＥによってリレーＲＹ−１が駆動されて
、被検査機器１のＬチャンネルがパフファアンプ２４を
介して計測部２２に接続されるようになる。
そして、仮に制御ユニッ）２１ａの誤動作などによって
第２図中）に示すようにその出力ポート２１ｂに１．１
（１６進）が出力されたときに、ＲＯＭの出力に、０，
０が出力されるようにしておけば、ドライバ２１ｃの出
力がＦ、Ｆとなり、どのリレーも駆動されない。
第２図中）に示すようにその出力ポート２１ｂに１．１
（１６進）が出力されたときに、ＲＯＭの出力に、０，
０が出力されるようにしておけば、ドライバ２１ｃの出
力がＦ、Ｆとなり、どのリレーも駆動されない。
ＲＯＭがなく出力ポート２１ｂのデータ１，１がそのま
まドライバ２１ｃに入力された場合には、リレーＲＹ−
１とＲＹ−５が同時に駆動されてリレーなどの破損を招
く恐れがあるが、上述のようにＲＯＭが通常の検査項目
の際に入力されるデータ以外のデータによってアドレス
されたとき、０．０が出力されるようにしておくことに
よって問題となるリレーの誤動作を防止することができ
る。
まドライバ２１ｃに入力された場合には、リレーＲＹ−
１とＲＹ−５が同時に駆動されてリレーなどの破損を招
く恐れがあるが、上述のようにＲＯＭが通常の検査項目
の際に入力されるデータ以外のデータによってアドレス
されたとき、０．０が出力されるようにしておくことに
よって問題となるリレーの誤動作を防止することができ
る。
次に、テーブル形式について説明する。
アドレスが８ビツトあるということは、０．Ｏ〜Ｆ、Ｆ
によって２５６のアドレス指定を行うことができること
になる。そこで、例えばリレーＲｙ−ｉを駆動するとき
には、第３図（ａ）に示すようにＲＯＭのアドレスＦ、
Ｆに対応した位置にＯ２１を記憶し、リレーＲＹ−２を
駆動するときは、第３図（ｂｌに示すようにアドレスＦ
、Ｅの位置に０．２を記憶し、かつリレーＲＹ−５とＲ
Ｙ−６を駆動するときは、第３図（Ｃ）に示すようにア
ドレスＦ、Ｄの位置に３．０を記憶させておけばよい。
によって２５６のアドレス指定を行うことができること
になる。そこで、例えばリレーＲｙ−ｉを駆動するとき
には、第３図（ａ）に示すようにＲＯＭのアドレスＦ、
Ｆに対応した位置にＯ２１を記憶し、リレーＲＹ−２を
駆動するときは、第３図（ｂｌに示すようにアドレスＦ
、Ｅの位置に０．２を記憶し、かつリレーＲＹ−５とＲ
Ｙ−６を駆動するときは、第３図（Ｃ）に示すようにア
ドレスＦ、Ｄの位置に３．０を記憶させておけばよい。
そしてＲＯＭの入力にいかなるデータが入力されても、
そのデータによりアドレスされる位置に少なくとも例え
ばリレーＲＹ−Ｌ〜ＲＹ−３の１つ以上とリレーＲＹ−
５とを同時駆動する制御データ１，１が記憶されていな
ければ、誤動作による破損などの問題を起すことはない
。
そのデータによりアドレスされる位置に少なくとも例え
ばリレーＲＹ−Ｌ〜ＲＹ−３の１つ以上とリレーＲＹ−
５とを同時駆動する制御データ１，１が記憶されていな
ければ、誤動作による破損などの問題を起すことはない
。
なお、上述の実施例ではデコーダ部２１ｄにＲＯＭを用
いた場合について示したが、これはＰＡＬ（プログラマ
ブル アレイ ロジ・ツク）やＲＡＭ（ランダム アク
セス メモリ）によって構成してもよい。しかし、ＲＡ
Ｍで構成した場合には、データ保持、書込みなどの回路
が必要になる。
いた場合について示したが、これはＰＡＬ（プログラマ
ブル アレイ ロジ・ツク）やＲＡＭ（ランダム アク
セス メモリ）によって構成してもよい。しかし、ＲＡ
Ｍで構成した場合には、データ保持、書込みなどの回路
が必要になる。
以上説明したように本発明によれば、制御ユニットのデ
ータを直接ドライバに入力せず、制御ユニットからのデ
ータによってアドレスしたメモリ内のデータをドライバ
に入力するようにしているため、制御ユニットのデータ
が誤っていても、該データによりアドレスされるメモリ
に問題となる制御データを記憶させておかなければ、制
御ユニットからの誤りデータによってドライバが誤動作
することが防止される。
ータを直接ドライバに入力せず、制御ユニットからのデ
ータによってアドレスしたメモリ内のデータをドライバ
に入力するようにしているため、制御ユニットのデータ
が誤っていても、該データによりアドレスされるメモリ
に問題となる制御データを記憶させておかなければ、制
御ユニットからの誤りデータによってドライバが誤動作
することが防止される。
第１図は本発明による装置の一実施例を一部ブ、ロック
で示す回路図、第２図及び第３図は第１図中のＲＯＭへ
のデータの記憶方法をそれぞれ示す説明図、第４図は従
来装置例を一部ブロックで示す回路図である。 ２１ａ・・・・・・制御ユニット、２１ｃ・・・・・・
ドライバ、２１ｄ・・・・・・デコーダ部、ＲＹ７１−
ＲＹ−８・・・・・・リレー。
で示す回路図、第２図及び第３図は第１図中のＲＯＭへ
のデータの記憶方法をそれぞれ示す説明図、第４図は従
来装置例を一部ブロックで示す回路図である。 ２１ａ・・・・・・制御ユニット、２１ｃ・・・・・・
ドライバ、２１ｄ・・・・・・デコーダ部、ＲＹ７１−
ＲＹ−８・・・・・・リレー。
Claims (1)
- 被検査機器についての複数の検査項目に対応したデータ
を出力する制御ユニットと、該制御ユニットからのデー
タをアドレスとし、該アドレスに記憶されている制御デ
ータを出力するメモリ手段と、該メモリ手段からの制御
データにより前記検査項目の実行の可能な状態を形成す
る素子を駆動するドライバとを備えることを特徴とする
検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20416784A JPS6183970A (ja) | 1984-10-01 | 1984-10-01 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20416784A JPS6183970A (ja) | 1984-10-01 | 1984-10-01 | 検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6183970A true JPS6183970A (ja) | 1986-04-28 |
Family
ID=16485945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20416784A Pending JPS6183970A (ja) | 1984-10-01 | 1984-10-01 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6183970A (ja) |
-
1984
- 1984-10-01 JP JP20416784A patent/JPS6183970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4597278B2 (ja) | 電気回路装置及び検査方法 | |
| JPH03276530A (ja) | リレー装置 | |
| JP2001074816A (ja) | 半導体試験装置 | |
| JPS6183972A (ja) | 検査装置 | |
| JPS6183971A (ja) | 検査装置 | |
| JPS6233483Y2 (ja) | ||
| JPH0257676B2 (ja) | ||
| JP3100016B2 (ja) | ディスク再生装置 | |
| JPH02129826A (ja) | リレー | |
| KR100385398B1 (ko) | 접속 점검 기능을 가진 집적 회로 번인 장치, 검사용 기판 및 접속 점검 방법 | |
| KR0175235B1 (ko) | 인쇄회로기판의 에이징검사방법 및 그장치 | |
| JPH0291587A (ja) | 半導体論理集積回路 | |
| JPH04110731A (ja) | 自動試験機の自己診断装置 | |
| KR100422533B1 (ko) | 차량용 전자 제어 유니트 시험 장치 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| JPH07118831B2 (ja) | 制御方式 | |
| JP4521922B2 (ja) | 組み込み型メモリ試験回路 | |
| KR100196142B1 (ko) | 엔진제어용 이.씨.엠의 검사장치 | |
| JPH10207733A (ja) | 電子装置 | |
| JPS63184224A (ja) | リレ−駆動回路系の動作確認方式 | |
| JPH07110360A (ja) | 集積回路装置 | |
| JP2002033564A (ja) | 回路基板マーキング装置および方法 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPH0346920B2 (ja) | ||
| JPS62126444A (ja) | 故障診断システム |