JPS6184038A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS6184038A JPS6184038A JP59205908A JP20590884A JPS6184038A JP S6184038 A JPS6184038 A JP S6184038A JP 59205908 A JP59205908 A JP 59205908A JP 20590884 A JP20590884 A JP 20590884A JP S6184038 A JPS6184038 A JP S6184038A
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulator
- ceramic
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特にリードレ
スセラミック型半導体装置用パッケージの裏面の導出パ
ターン領域の構造に関する。
スセラミック型半導体装置用パッケージの裏面の導出パ
ターン領域の構造に関する。
従来のり一ドレスセラミック型の半導体装置用パッケー
ジの構造は、第２図（ａｌ、 （ｂｌ、 （Ｃ１に示す
構造となっている。第２図（ａ）、 ｔｂ）、 ｔｅｌ
はそれぞれ平面図、Ａ−Ａ’断面図及びＡ部の拡大断面
図である。これらの図に示す様にパッケージの主要部で
あるセラミック基板３の表面には図示しないが、素子固
着部に半導体素子を固着して金属細線で配線しｔ後、蓋
部基板４で封止している。パッケージのセラミック基板
裏面には、金属細線で配線された導出パターン２が形成
されている。第２図［Ｃ）の拡大図に示す様にパッケー
ジのセラミック基板裏面に形成された導出パターン２は
通常、メタライズした金属層にメッキ処理して形成し、
その厚さは一般的に２５〜３０μｍである。
ジの構造は、第２図（ａｌ、 （ｂｌ、 （Ｃ１に示す
構造となっている。第２図（ａ）、 ｔｂ）、 ｔｅｌ
はそれぞれ平面図、Ａ−Ａ’断面図及びＡ部の拡大断面
図である。これらの図に示す様にパッケージの主要部で
あるセラミック基板３の表面には図示しないが、素子固
着部に半導体素子を固着して金属細線で配線しｔ後、蓋
部基板４で封止している。パッケージのセラミック基板
裏面には、金属細線で配線された導出パターン２が形成
されている。第２図［Ｃ）の拡大図に示す様にパッケー
ジのセラミック基板裏面に形成された導出パターン２は
通常、メタライズした金属層にメッキ処理して形成し、
その厚さは一般的に２５〜３０μｍである。
しかし、このリードレスセラミック型半導体装置用パッ
ケージ（以下リードレスセラミックパッケージと呼ぶ）
ＵＤｉＰ タイプと異な夛外部リードがない為、リード
レスセラミックパッケージに半導体素子を固着し、配線
する時の組立装置へのパッケージの位置出し固定がリー
ドレスセラミックパッケージの外形による押え又はパッ
ケージの裏面であるセラミック基板の裏面を真空吸着し
て固定する方法等が採られた組立装置の自動化が行なわ
れている。
ケージ（以下リードレスセラミックパッケージと呼ぶ）
ＵＤｉＰ タイプと異な夛外部リードがない為、リード
レスセラミックパッケージに半導体素子を固着し、配線
する時の組立装置へのパッケージの位置出し固定がリー
ドレスセラミックパッケージの外形による押え又はパッ
ケージの裏面であるセラミック基板の裏面を真空吸着し
て固定する方法等が採られた組立装置の自動化が行なわ
れている。
通常セラミ、クパッケージは、第２図（Ｃ）に示す様に
パッケージの製造工程中の焼成時に発生するセラミック
の変形による反り金防ぐ事が出来ず又、セラミック裏面
に形成している導出パターンは通常のセラミックパッケ
ージの製造方法と同時にＭｏ−Ｍｓ又Ｈｗメタライズ後
Ｎｊ及びＡＬメッキが施されて分り、図示したようにセ
ラミック表面の素子固着部に対応する裏面は導出パター
ンとの段差を有する。
パッケージの製造工程中の焼成時に発生するセラミック
の変形による反り金防ぐ事が出来ず又、セラミック裏面
に形成している導出パターンは通常のセラミックパッケ
ージの製造方法と同時にＭｏ−Ｍｓ又Ｈｗメタライズ後
Ｎｊ及びＡＬメッキが施されて分り、図示したようにセ
ラミック表面の素子固着部に対応する裏面は導出パター
ンとの段差を有する。
この様なセラミック裏面のソリと導出パターンの段差が
有る、リードレスセラミックパッケージはセラミック表
面の素子固着部へ半導体素子全固着及び配線する時に、
例えば固着する指定温度へ上昇時間の増加、又は固着温
度の低下に工す、半導体素子と素子固着部との密着不良
の発生、又は配線時の位置を固定する為の真空吸着法が
正常に行なうことが出来なくなり、組立工程の安定化が
図れず、量産性金玉げる為の自動化全行なうことが出来
なかつ友。この傾向は半導体素子の集積度が増すことＶ
ｃ二る半導体素子のサイズが大きくなると工す品質の安
定化が図れなくなり、又、作業性の劣化が著しくなると
いう問題点があった。
有る、リードレスセラミックパッケージはセラミック表
面の素子固着部へ半導体素子全固着及び配線する時に、
例えば固着する指定温度へ上昇時間の増加、又は固着温
度の低下に工す、半導体素子と素子固着部との密着不良
の発生、又は配線時の位置を固定する為の真空吸着法が
正常に行なうことが出来なくなり、組立工程の安定化が
図れず、量産性金玉げる為の自動化全行なうことが出来
なかつ友。この傾向は半導体素子の集積度が増すことＶ
ｃ二る半導体素子のサイズが大きくなると工す品質の安
定化が図れなくなり、又、作業性の劣化が著しくなると
いう問題点があった。
本発明は、上述した問題点全音する従来のす＋ドレスセ
ラミックバ、ケージのセラミック裏面の構造全改良し、
品質の安定化及び組立工程の自動化を容易にしたリード
レスセラミ、クパッケージを提供すること全目的とする
。
ラミックバ、ケージのセラミック裏面の構造全改良し、
品質の安定化及び組立工程の自動化を容易にしたリード
レスセラミ、クパッケージを提供すること全目的とする
。
本発明のリードレスセラミックパッケージは特ンこ導出
パターンとセラミック裏面の段差を解消する為にパッケ
ージ裏面のセラミックと密着性の良イ絶縁物全パッケー
ジのセラミック基板の裏面に形成しｆｃ専出出パターン
領域除くセラミック基板裏面領域に形成し友ものである
。
パターンとセラミック裏面の段差を解消する為にパッケ
ージ裏面のセラミックと密着性の良イ絶縁物全パッケー
ジのセラミック基板の裏面に形成しｆｃ専出出パターン
領域除くセラミック基板裏面領域に形成し友ものである
。
矢に、本発明について図面を参照して説明する。
第１図＋ａ＋〜（Ｃ１は本発明の一実施例の平面図、Ｂ
−Ｂ’断面図、Ｂ部拡大図である。第１図ｆａ）〜ｔｃ
）に示す様にパッケージの裏面に相当するセラミック基
板１３の裏面１１には導出パターン１２が形成しており
、セラミック基板１３の素子固着部に対応するセラミッ
ク基板裏面１１に絶縁物１５全設けている。図示してい
ないがセラミック基板１３０表面には半導体素子が素子
固着部に固着され、金属細線Ｖこで配線し之後、蓋部基
板１４で封止されている。
−Ｂ’断面図、Ｂ部拡大図である。第１図ｆａ）〜ｔｃ
）に示す様にパッケージの裏面に相当するセラミック基
板１３の裏面１１には導出パターン１２が形成しており
、セラミック基板１３の素子固着部に対応するセラミッ
ク基板裏面１１に絶縁物１５全設けている。図示してい
ないがセラミック基板１３０表面には半導体素子が素子
固着部に固着され、金属細線Ｖこで配線し之後、蓋部基
板１４で封止されている。
この絶謙物の形成方法は周知の方法にて、所定の位置に
Ｗ粉末を印刷し友生アルミナシートｌ積層し、未焼成の
リードレスセラミ、クパッケージ ゛のセラミック基板
裏面に導出パターンを除く領域（素子固着部に対応する
部分）に絶縁換金印刷したのち焼成し、本発明のリード
レスセラミックパッケージの構造上寿る。
Ｗ粉末を印刷し友生アルミナシートｌ積層し、未焼成の
リードレスセラミ、クパッケージ ゛のセラミック基板
裏面に導出パターンを除く領域（素子固着部に対応する
部分）に絶縁換金印刷したのち焼成し、本発明のリード
レスセラミックパッケージの構造上寿る。
以上説明したように、リードレスセラミックバ、ケージ
は絶縁物全４出パターンＬり厚く形成している為、半導
体素子金固看する組立装置の加熱部に直接絶縁物が接触
することに７上り、呂匹の均一な上昇及び分布上寿るこ
とが出来るので半導体素子と素子固着部との密着性を向
上さぞ、しかも安定な量産性の優れた組立工程の自動化
を図る事が出来る。リードレスセラミックパッケージの
組立工程の固定はセラミック基板裏面の導出パターンエ
フ絶縁物が厚く形成しているので真空吸着法を用いる事
が出来る。又、絶縁物の厚さが導出パターンエフ厚く形
成している為、導出パターンのメッキ面Ａｕメッキ表面
金組立工程中の加熱部及び固定部等で汚れたち、傷を付
ける事もなくなり、リードレスセラミック半導体装置全
実装する時の半田付は性の劣化を防ぐ事が出来る。セラ
ミック基板裏面に形成する絶縁物の形状は、温夏の伝達
等ｔ′：４慮すればリードレスセラミ、クパッケージの
真空吸着を容易に行なう様にするために略中央付近はセ
ラミック基板裏面を露出させて、くぼみ金つけても良い
。絶縁物の材料はリードレスセラミックパッケージと密
着が良く、熱伝４軍がセラミック基板と同じかそれ以上
のものがより本発明の効果を得ることが出来る。
は絶縁物全４出パターンＬり厚く形成している為、半導
体素子金固看する組立装置の加熱部に直接絶縁物が接触
することに７上り、呂匹の均一な上昇及び分布上寿るこ
とが出来るので半導体素子と素子固着部との密着性を向
上さぞ、しかも安定な量産性の優れた組立工程の自動化
を図る事が出来る。リードレスセラミックパッケージの
組立工程の固定はセラミック基板裏面の導出パターンエ
フ絶縁物が厚く形成しているので真空吸着法を用いる事
が出来る。又、絶縁物の厚さが導出パターンエフ厚く形
成している為、導出パターンのメッキ面Ａｕメッキ表面
金組立工程中の加熱部及び固定部等で汚れたち、傷を付
ける事もなくなり、リードレスセラミック半導体装置全
実装する時の半田付は性の劣化を防ぐ事が出来る。セラ
ミック基板裏面に形成する絶縁物の形状は、温夏の伝達
等ｔ′：４慮すればリードレスセラミ、クパッケージの
真空吸着を容易に行なう様にするために略中央付近はセ
ラミック基板裏面を露出させて、くぼみ金つけても良い
。絶縁物の材料はリードレスセラミックパッケージと密
着が良く、熱伝４軍がセラミック基板と同じかそれ以上
のものがより本発明の効果を得ることが出来る。
第１図＋２）〜（Ｃ）は本発明の一実施例の平面図、Ｂ
−Ｂ’断面図、Ｂ部拡大図、第２図ｔａ＋〜（Ｃ１は従
来のリードレスバ、ケージ型半導体装置用パッケージの
平面図、Ａ−Ａ’断面図、Ａ部拡大図である。 １、１１・・・・・セラミック基板裏面、２．１２・・
・・・４出パターン、３．１３・・・・・・セラミック
基板、４．１４ ・・・蓋部基板、１５・・・・・絶縁
物。 代理人 弁理士 内 原 Ｍ−パＩ゛（・
・ Ｘ部基Ｊｉ 形２図
−Ｂ’断面図、Ｂ部拡大図、第２図ｔａ＋〜（Ｃ１は従
来のリードレスバ、ケージ型半導体装置用パッケージの
平面図、Ａ−Ａ’断面図、Ａ部拡大図である。 １、１１・・・・・セラミック基板裏面、２．１２・・
・・・４出パターン、３．１３・・・・・・セラミック
基板、４．１４ ・・・蓋部基板、１５・・・・・絶縁
物。 代理人 弁理士 内 原 Ｍ−パＩ゛（・
・ Ｘ部基Ｊｉ 形２図
Claims (4)
- （１）リードレスセラミック型半導体装置用パッケージ
のセラミック基板裏面の導出パターン形成領域を除く部
分に絶縁物を形成した事を特徴とする半導体装置用パッ
ケージ。 - （２）絶縁物の厚さを導出パターンの厚さと同じかある
いはより厚く形成した事を特徴とする特許請求の範囲の
第（１）項記載の半導体装置用パッケージ。 - （３）絶縁物及びパッケージのセラミック基板が何れも
アルミナセラミックである事を特徴とする特許請求の範
囲の第（１）項記載の半導体装置用パッケージ。 - （４）絶縁物がパッケージの表面の素子固着部に対応す
るセラミック裏面の領域に形成されている事を特徴とす
る特許請求の範囲の第（１）項記載の半導体装置用パッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205908A JPS6184038A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205908A JPS6184038A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184038A true JPS6184038A (ja) | 1986-04-28 |
Family
ID=16514742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205908A Pending JPS6184038A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129733U (ja) * | 1989-03-30 | 1990-10-25 |
-
1984
- 1984-10-01 JP JP59205908A patent/JPS6184038A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129733U (ja) * | 1989-03-30 | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0935286A4 (en) | COPPER CIRCUIT CONNECTING SUBSTRATE AND ITS MANUFACTURE | |
| US5388029A (en) | Semiconductor chip carrier capable of stably mounting a semiconductor chip | |
| US4651415A (en) | Leaded chip carrier | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JPS6184038A (ja) | 半導体装置用パツケ−ジ | |
| JPS5866344A (ja) | 集積回路パツケ−ジ | |
| JPS5853838A (ja) | 半導体装置 | |
| JPS60254646A (ja) | 半導体装置 | |
| JPH0412682Y2 (ja) | ||
| JPS56137664A (en) | Lead frame and semiconductor device having lead frame | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JP3020743B2 (ja) | リードフレーム | |
| JPH0427172Y2 (ja) | ||
| JPS635238Y2 (ja) | ||
| JPS63248155A (ja) | 半導体装置 | |
| JPS6321862A (ja) | Ｉｃセラミツクパツケ−ジ用リ−ドフレ−ムの製造方法 | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JPS60150653A (ja) | 半導体装置 | |
| JPS6231494B2 (ja) | ||
| JPS60180151A (ja) | バンプ付基板及びその製作法 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPS5851424B2 (ja) | 半導体装置 | |
| JPS61269336A (ja) | 半導体装置 | |
| JP3512618B2 (ja) | 配線基板の製造方法 |