JPS6184854A - 半導体装置の製造方法および半導体パツケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は半導体装置のバラ９−ジに関する。

より詳細には、この発明は集積回路ダイスに、クイス層
と直角に、直接ボンドされる平行リードの配列を有する
半導体装Ｕに関する。

発明の青票 集積回路ダイス等の半導体装置のためのすＩ！型的な先
１テ技術によるリード　パッケージは、いわゆるデュア
ル・イン・ライン型のパッケージｔ　ｃ５み、そこでダ
イスはマウン［・パッドに面を上に向けてボンドし、ダ
イスとマウントパッドの面に平行に位置する周囲のリー
ドは、デリンジｒ−等の米田待訂第４，１７３，７６８
円に示されるように、ダイスの両側の端にあるコンタク
トバラｌ−に１ａ続される。装置はそれからプラスチッ
クのカプセルに収納され、リード端は装置に垂直に曲げ
られる。

デュフエク等の米国特許第３．９４７，８６７号はこの
ような装置を例示している。

このようなリード　パッケージは、さらに多くのリード
接続が必要な場合には、ダイスの４つの端丈ぺでにリー
ドの設置を念んでもよい。この種の凹型的り−１−パッ
ケージはハＶカワ等の米国１うム′［第’１．２８０．
１３２号、バーンズの米国特許第４．３３０．７９０号
、ブラウンの米国特許第１１．４００，７１４号、グラ
ベの米国特許第４゜４０８．２°１８号及びチバ等の米
国特許第４，４１５．９１７号に例示されている。

この型のリード接続の変形しあり、ジエン等の米国特許
第４．２３６．１７１号ではワイヤは直接パワー　トラ
ンジスタのパッドにボンドされ、７７ナザワ等の米国特
許第４，３４０．９０１号では、ダイスとリードの間に
より強いは緘的ボンドタ与えるｔ；め、リードが直角に
曲げられてダイスに垂直にしっかりと留めることが可能
になっている。

別のパッケージ技術は、いわゆる°゛フリツプチップ″
方式を含み、ここでは、ハンタッシュの米国特許第４，
２８８．８０８号ｄ３よひテストの米国特許第４．４２
３．４３５号に示され４るように、ダイスは面を下に向
けて絶縁性のサブス、１−レーｉ〜にボンドされる。こ
の方式は、ダイスの裏側に適用されたばね９荷を与えら
れた冷却ピストンの用法に関連して、プロジェットによ
り奢ナイエンティフィックアメリカン誌第２４９ｆｆ　
＜１９８３年７月）の８６頁から８９頁の゛′マイクロ
エレクトロニック・パッケージング内に述べられている
。この論文中で筆者は、モジコールと呼ばれるパッケー
ジについて述べているが、これは３３個の導゛心性の層
を含むサブストレートに゛フリップ・チップ法によって
ボンドされた、１００がら１３３の高速チップを有し、
前記の導電性の唐は経路のグリッドとともに、ダイスを
相互に接続するようになっている。ピンまたはリードの
グリッドは、モジュールと池の電子装置の相互接続を提
Ｕ１、するため、サブストレートの反対の面に垂直にろ
う付けされる。

しかしながら、ダイスに電気的接続を提供するのに用い
られる先行技術方法の型にががねりなく。

デツプ上により多くの様能が統合されるにつれ、ピンｊ
音続の数または゛ピンーアウト′°の故が！缶入する。

同時に、チップ上のゲートや各装置によって・ピ・要と
される面積は減少する。したがって産業界（」、次のよ
うな点、すなわち、ダイスの大きさをさらに縮小するこ
とは、リソグラフィの拘束に」ン）でで（工なく、むし
ろダイスの周囲に沿って置くことのできるワイヤ　ボン
ド　パッドの数によ・）で制限されるところまで近づい
ている。不運なことに、ボンドのピッチや間隔を減少さ
せると。

ｔｆｌ立歩留りが減少り′る。さらに、スイッチの速さ
をより速くしたいというｊ缶入する要求は、信号がダイ
スの周囲からワイヤ　ボンド　パッドを通って、リード
のフィンが八、至り、さらにパッケージの外へ出てリー
ドを下がり、ＰＣ坂の回路痕跡にｊヱ１−るような、現
ωのリード設置のためのパッケージ実務とは両立しない
。

これらのｆ；京から、ダイスに至るより多くのリードを
有し、しかしリードの間隔を混雑させることのないよう
な形のよりよいパッケージを提供する必要が則大するこ
ととなる。

発明の要約 したがってこの発明の目的は、１％　’Ｃｒ回路ダイス
と、リードを含むマウントパッケージとを念む改良され
た半導体パッケージと、その装逍乃２人を提供すること
である。

この発明のもう１つの目的は、集積回路ダイスと、ダイ
スの面に垂直にマウントされるリードの配クリを含むマ
ウントパッケージとを含む、改良された半導体パッケー
ジを提供することである。さらにこの発明のもう１つの
目的は、集積回路ダイスと、ダイスの面に！Ｉ！直にマ
ウントされ、ダイスに直接ボンドされるリードの配列を
含むマウントパッケージとを含む、改良された半導体パ
ッケージを提供することである。

この発明のさらにもう１つの目的は、半導体パッケージ
上に、高密度に収納されたリードの配列を提供すること
である。

発明のこれらと他の目的は説明と添ｆ寸の図面によ−）
て明らかになるであろう。

この発明に従って、改良された半導体装置は、ダイスに
重直な平行リードの直交配列がその上のコンタクトに直
接マウントされた集積回路ダイスを含む。ダイスとリー
ドは、ダイスを保護すると同時にリード配列の整列を維
持する助力とするために、パッケージ材料中にマウント
される。好ましい実施例では、平行り−１−′の配列は
、より高いリード密度を提供するよう、直角でなく六角
形の間隔で配置されている。

好ましい実施例の説明 第１図を参照すると、この発明の改良された半ｉｆｌ　
Ｋパッケージは２に総括的に図示されている。

パッケージは、パッケージ材料１２内の集積回路クイズ
（示されていない）に、直接垂直にボンドされたり一ド
１４の、平行な等間隔の配列を有する。

この発明のパッケージ溝道の利点は、組立の観点から見
ると、次のもの、ずなわら、基板面積の行動利用を最大
にする、リードの高密度配置と、組立を処理するのに現
在のチソブキトリノ７の掴みおよび載置工具を用いる、
ＰＣ基板上に完成したパッケ一ジを組立てる容易さと、
同じ工具を用いて異なったリードカランを−のためにリ
ードとダイスを組立て、これは結果的に工作費用の低減
、すなわら各リードカウント・へり−ドフレームの工具
を用いないことを含む。

電気的な観点から見ると、この発明のパッケージの利点
は次のものすなわち、より少イ１い（ａ弓の負荷、より
速いス・インチ切換、等の結果をもたらす、ＰＣ基板上
のより短いトレースと、機能ごとの回路塁＋Ｆｉ費用の
低減と、リードのインダクタンスおよびキセバシタンス
の低減と、ピンやリードの均一の長さによる、ピンまた
はリード間の電気的パラメータの良い組合わせとを含む
。

この発明のパッケージはまた、改良された２！！特性を
有し、リードからＰＣ基板ｌ＼の良い熱伝導性を備え、
熱膨張係数の不適合の問題がない。

上述のように、この発明の特徴の１つは、改良されたリ
ード密度である。たとえば、第１図に示された配置で２
８９のリードカウントを表面にマウン１−可能なパッケ
ージは、２５ミルのセンタにマウントされたリードを信
えて、わずか０．３平方インチしか必要としないが、こ
れと同等の、先行技術によるプラスチックのリードを備
えたチップ保持体は、２５ミルのセンタのリード間隔で
３゜５平方インチを必要とし、漂準の５０ミルのセンタ
の、プラスブーツクのリードを備えたチップ保持体は、
１３平方インチを必要とする。これに対して、第１図に
図示されたパッケージ２は、プラスチックでモールドさ
れた後、わずか　０８５５×０．５５Ｘ０．１　　イン
チの外容積をａするのみである。下で述べられるように
、この発明の一実施例を用いれば、より高密度のリード
間隔さえ可能であるっ この発明のパッケージはまた、改良された熱放散をも＋
？ｊ徴とする。パッケージの熱放散は次のように計算さ
れる。

熱放散／′リードカウント−１，／Ｋ　　Ｘ　　Ｌ／△
ここで、 Ｋ　　＜ｃｕ　　）＝　　０．００９９８　　Ｗ、／ｍ
ｉｌ　　、／℃△−３０ゲージのワイヤの面（ｆｉ＝７
９．０１平方ミルＬ＝リードの長さ＝６０ミル １６８リードカウントのパッケージで、すべての熱がリ
ードを通ると仮定すれば、熱放散は０４５２９９に等し
くなる。もしも＋Ｎ置が１０ワツトを放散すれば、接合
は、それらが接続しているトレースに比べ４．５”Ｃ高
くなる。この熱はＰＣ基板上の銅のトレースに伝達され
る。積居仮と銅のトレースの厚さによって、熱放散は変
化する。

最良の相互接続サブストレートは、アルミニウムの裏打
ちしたたわみ回路である。その揚含熱はおよそ２５ミル
の宙合体を通ってアルミニウムのヒートシンクに至る。

パッケージ２を形成する際に用いられろ工作台またはジ
グ２０が、第２図に示される。パッケージ２は、まずリ
ード１４をグリッド工作台コ、たはジグ２０に据付ける
ことによって相αてられ、工作台またはジグは、リード
の配置」を平行な、笠間隔をあけた配室に、ぞれに■ｃ
＜ダイスの装着に（Ｉｉｉｌえて全リードを均一の高さ
で、保持する。

゛第２図の図示の実施例では、工作台またはジグ２０は
、セラミック層２２．２４および２６を含む３層の（Ｉ
′１層装置ｆ）ｓ　＋うなる。層２４およσ２６は、各
Ｅｉに、平行（゛笠間隔の孔の正５「な配列を設けるた
め、レーザを用いて正確に孔をありられる。好ましい実
施例では、２５ミル間隔の場所に、直径１１ミルの孔が
あけられる。セラミックのサブストレートにこのように
孔があけられると結果として第２図に見られる。完全な
円筒形ではなくむいろ円錐形の孔ができる。セラミック
のサブストレート層２４および２６は好ましくは約２５
ミルの厚さで、穴をあけた後、それぞれの孔または穴の
広い方の端２８ａおよび２８　ｂが相互に向き合うよう
、裏面と裏面を合わせて積重ねられる。穴のあ（′ｊら
れでいないセラミックの層またはサブストレート２２は
、それから一方の側に装着され、この３つの省またはサ
ブストレートは、完全な工作台またはジグ２０を形成す
るために、接着剤を用いて積層される。

各はラミック層にあけられた孔または穴の円錐形の形状
と、（れに加えて穴２８の中央に、穴の広い方の部分２
８ａおよび２８ｂを位置つける、２つのサブストレート
のボンディングどは、リード配列が下で述べるような装
置を形成するようボンドされた後、ジグまたは工作台か
ら取外されるときに、リードに過度の摩擦や牽引を勺え
ることなく、ジグまたは工作台２０が各リードを正１７
ｍに垂直に保持することを可能にする。

工作台２Ｑを用いてリード配ＪＩＪを形成するため、各
リードは工作台２０内の孔または穴２８内に位置付けら
れ、工作台２０の表面から正確に１０ミル上方で、レー
ザによって切取られる。リードは１０ミルの直径の銅線
をスプール７１１　＋ら巻戻すことで形成され、一方工
作台はＸＹテーブルの上に設定されているので、次の配
列位置を指示されることもでき、工作台２０をリード１
４で、正確に、しかし自動的に、埋めることができる。

工作台２０のすべての孔または穴２８がリード１４て埋
められた後、ダイス１ｏは、ワイヤ上に表面を下にして
位置付けることにより、配列に装４される。ダイス１０
は、好ましくは、接続に先立って、リード配列と１１η
つだ各コンタクトパッドに、高温のはんだを有する“フ
リップチップ゛′または゛バンプチップ″と同様の、グ
リッド配列のＬ部金属化層が設けられる。これに代わり
、リードの配列は、それらがグリッド工作台２０内に促
１＋５されている間にリードの先端を通過する、高温の
はんだペーストを持っＩζローラを用いて、前もっては
んた′付けされてもよい。それからダイス１０は、工作
台２０の縁と、ダイス１０の縁とを正確に１列にするこ
とにより、リード配列上に置かれ、あるいは位置決めさ
れ、また、はんだは、リードをダイスに装着するため、
高温のはんだを溶かす、高温窒素または形成ガスで再流
される。

それから、この組立品は工作台２０から取外され、型内
に置かれ、第３図に示されるパッケージ２を形成するた
め、ダイスとそれに装着されたリード配列のまわりに、
プラスチックが注入される。

成形の後、ばりはリードの底を軽＜Ｉ＋７！ｎすること
で除去される。しかしながら、リードのぼり取りおよび
成形の動作がないので、費用は低減され信頼性は改善さ
れる、なぎなら、リードのぼり取りおよび成形はプラス
チック５／リード枠のインターフェイスに沿って裂は目
を生じさせるからである。

結果として形成されたパッケージ２は、ダイス１０およ
びリード４を取巻くプラスチック索材１２を含む。

パッケージ２はまた、パッケージ２の底から約１５ミル
突出する足３４を備える。パッケージ２の４つの角に置
かれてもよい足３４は、前もって決定された断面を有し
、これは次にパッケージ２が最終的に装着されるＰＣ基
板の銅のトレース上にある、組になる型にロックされる
。これはり−ド１４と、Ｐ　ＣＷ　ｌＮ上のコンタク１
−パットとの間の良好な整列を確実にする。ＰＣ基板上
のトレースは通常、基底の積層より３ミル高く位置し、
再流するはんだによって埋められる２ミルの間隙を残す
。足３４はすべて同じ断面を有してもよく、あるいは、
ＰＣ基板上へのパッケージ２の不適当な接続を防ぐため
に、パッケージ２がＰＣ基板に、成る方法で装着または
配向されることを確実にするため、異なった断面を有し
てもよい。

この発明に従った平行リードの配５１Ｊ　ｋ：垂直の２
１クンデイングを可能にするよう、従来のチップに金属
ポンディングパッドの配列を提供するため、付ｊＪｒＩ
的な導電層がダイス上に置かれる。ダイスはまずポリイ
ミド等の重合体誘電体でパターン化でき。

金属が跡を辿って、ダイスの周辺上にあるボンドパッド
から、それぞれのリード配ＪＩＪ位置へ信号をもたらす
。それからもう１つの誘電体層が経路をＮ加され、最後
のリード装着パッドが上面に金属化される。この構造で
は、リードの短さ等の、この発明のいくつかの電気的熱
的利点のいくつかが実現されないが、これはダイスのレ
イアウトの完全’、：　Ｍ　ＫＱ計なしで従来のダイス
の中間的な使用を可能にする。新しいダイスのレイアウ
トは、当然、この発明の実施で可能になる、リードの直
接接続を最大限に利用するよう設計される。

第４図では、ダイス１０の装着に先立って、リード配列
がまずパッケージ材料１２′で取巻かれる、代替の実施
例が示される。前もって成形された保持物は後ろをエポ
キシで満される。ハーメチック・シールのため、前もっ
て成形された区持物は、ドリルであけられた孔を通る各
リードの周囲にガラスの絶縁体を備えて、金属で作るこ
ともてきる。どららの場合にも、ダイス１０をリード１
４に装着した後は、このパッケージは当業者には周知の
、ハーメチックまたは非ハーメチックパッケージの従来
の技術を用いて完成することができる。

第５図ないし第７図を参照すると、リード１４に装着さ
れたダイス１０を有する一部組立てられたパッケージが
、なぺ型容器（ｐｏｔｔｉｎｇ　５ｈｅｌｌ　）５ｏ内
に置かれた、好ましい実施例が示されている。下に述べ
られる目的のためダイス１０をなべ型容器５０の底から
離しておくよう、足となる半球状のこぶまたはスペーサ
５２が、なべ型容器５０の底壁の内側に設けられている
。ダイス１０の適切な位置決めを確実にするため、半円
筒状のガイド５４がなべ型容器の側壁に置かれている。

それからなべ型容器５０は一部弾性シリコンのダイスゲ
ル４２で満される。ダイス１０はそれから、なべ型容器
５０内に置かれ、底と側壁から、それぞれ半球状の足５
２と、半円筒状のガイド５４によもて位置決めされる。

その後なべ型容器５０はより多くのゲルによって１（ろ
を満され、硬化され、ボッティング溶剤４４によって仕
上げられる。これは、なべ型容器５０内のダイス１０が
、低い緊張状態で“浮かぶ″ことを可能にする。この型
の配置は、５！！なった大きさのダイスの使用を可能に
する、￥４なった大きさのガイドと足をなべ型容器内に
備えることで、なべ型容器の外容積を漂準化することが
てきる。

第８図および第９図を参照すると、第８図のパッケージ
２は、列をなしたリードの配置を図示しているが、ここ
では等間隔をあけた列または柱が、リードを、第１図に
関連して先に論じられた、正方形あるいは゛直交の″配
置に形づける。このリードの配置は、現在櫻準的なパッ
ケージで用いられている、パッケージの２つもしくは４
つの端のまわりにリードが置かれるものに比べ、はるか
に高いリード密度を提供するが、第９図に示される、パ
ッケージ２′内のり−ド１４の配置は、リードを二角形
もしくは六角形の間隔で配置することによって、さらに
高い密度を提１バする。

第８図に示された配置では、２８９のリードカウントの
表面をマウント可能なパッケージは２５ミルのセンタに
設置されたリードを［ｅえて０．３平方インチを必反と
する。しかしながら、第９図に示された発明の好ましい
実施例に従って、リード配９１を、直交ではなくより高
密度にム占められた六角形の配置に置くことにより、同
じ直交配４１に要する面積の約８７％で、同数のリード
を置くことができる。この数はほぼ６０度の正弦である
。

このより小さい間隔は、同じ大ささのパッケージで直交
の配置を用いて２８つのところを、３２０の接続を有す
ることを可能にする。

３２０のり−１〜に相当する大きさの、先１テ技術によ
るチップ保Ｉ′Ｓ物で２５ミル間隔の隊細なごツヂを有
するものは、４．６平方インチを必要とする。超（ＬＪ
（１８ミル　リードセンク）の先行技術によるパッケー
ジでさえ、この発明の０，３平方、インチに対比して依
然として２．５平方インチを要づる。よって、１６８リ
ードのダイスは、第９図の六角形の配置を用いると３３
０ミル平方となり、これに伴なうパッケージはキー１０
．４５インチ平方であう。これは約０．２平方インチを
使うことになるが、ここで先行技術による、同数のリー
ドを宵する、ピンとグリッドの配列（ま３．５平方イン
チを使うであろう。

この発明に従った、好ましい六角形の間隔はまた、与え
られたリード間隔の与えられた面積内で用いることので
きるリードの数を増大させるとともに、パッケージの電
気的特性をも改良する。六角形の間隔を用いると、リー
ドの軸は面上で１２０度離れる。正の方向と同様負の方
向にも進めるので、信号の経路は、単一の接点で、９０
度の間隔をあけた４方向ではなく、６０度の間隔をあけ
た６方向から選択することができろ。これ（よ結末とし
て、最悪の場合の経路の状況を、６方向のうらの２つか
ら３０度隔たったしのとして計幹することになる。この
結果経路は、直線の経路よりもＣ丁７丁倍長くなるが、
これに比へてＵ交のシステムでは直線の経路よりＡｒ７
ｆ８　ｆｉい。システムの速度はその最悪の事例によっ
て決定されるので、六角形のシステムは２０％速い。

よって、この発明は、改良された半導体パッケージであ
って、ダイスの而に垂直に、ダイスに直接マウントされ
るような、平行で等間隔のリード配列に、前ちって選択
された京度のリードを提供することにより、パッケージ
全体の大きさを増大させることなく、集積回路ダイスに
装着されるリード数が急瀧に増加するような、パッケー
ジを提供する。

【図面の簡単な説明】

第１図は、この発明の半導体パンケージの一実施例の等
角図で必る。 第２図は、リードの配列を形成するのに用いられるジグ
の側面断面図である。 第３図は、この発明の一実施利の側面断面図である。 第４図は、代替の製造方法を図示した、側面断面の分割
図である。 第５図は、この発明で用いられるなべ型容器の側面断面
図である。 第６図は第５図のなべ型容器の上面図である。 第７図は第５図および第６図に示されたなべ型容器を用
いる、この発明に従って作られた半導体パッケージの側
面断面図である。 第８図はこの発明の一実施例のリード配置の上面図であ
る。 第９図はこの発明の別の実施例のリード配置の上面図で
ある。 図に２５いて、２は半導体パッケージ、１０はダイス、
１２はパッケージ材料、１４はリード、２０はジグ、２
２，２４および２６はセラミック層、２８は穴、２８ａ
および２８ｂは穴の広い方の端、３４は足、４２はゲル
、４４は溶剤、５０はなべ型容器、５２は半球状の足、
５４（ユ刀イトである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーボレーテッド

Claims (17)

【特許請求の範囲】
1. （１）集積回路ダイスと、ダイスを外部電気部品に相互
   接続するリードを含むマウントパツケージを含む、半導
   体装置の製造方法であって、 ａ）平行な、間隔をあけられた、導体ピンの配列を形成
   する工程と、 ｂ）前記ダイスを、前記平行ピンと垂直な面へ保持しな
   がら、平行導体ピン配列を、集積回路ダイスへ直接にボ
   ンドする工程と、 ｃ）前記ダイスを保護可能なパッケージ材料により前記
   ダイスを包囲する工程とを含む方法。
2. （２）前記平行ピンの配列が、複数個の等しい長さのピ
   ンを、片面に複数個の、間隔をあけた、平行の、等しい
   深さの孔を有する軸におかれることによつて形成される
   、特許請求の範囲第１項に記載の方法。
3. （３）前記ピンの、露出端がはんだで覆われ、前記のは
   んだを熱して前記ピンを前記ダイスに垂直にボンドさせ
   る間、前記ダイスが前記はんだで覆われたピンに対して
   おかれる特許請求の範囲第２項に記載の方法。
4. （４）垂直にボンドされた前記ピンを有する前記ダイス
   が、プラスチックのカプセルに収納されて、高密度の導
   体ピン配列を有する半導体装置を形成し、さらに良い電
   気および熱伝導性によつて特徴付けられる、特許請求の
   範囲第３項に記載の方法。
5. （５）垂直にボンドされた前記ピンを有する前記ダイス
   が、前記ダイスを外部環境から守るため、密閉封入容器
   に封入されている、特許請求の範囲第３項に記載の方法
   。
6. （６）ボンドされた前記ピン配列を有する前記ダイスが
   、前記ダイスの、接着された前記ピン配列を有する表面
   と逆の表面に接する、盛上がった部分を有し、また前記
   モールドの側壁に、前記ダイスを中心に置くためのガイ
   ド部材を有するようなモールド内に置かれる、特許請求
   の範囲第５項に記載の方法。
7. （７）前記ダイスのために、衝撃によりマウント支持体
   を提供するため、前記ダイスの周囲に前記モールド内に
   弾性の材料が置かれる、特許請求の範囲第６項に記載の
   方法。
8. （８）前記ダイスと弾性材料を前記モールドに封入する
   ため、前記ダイスと弾性材料の上で前記モールドに、カ
   プセル収納材料が置かれる、特許請求の範囲第７項に記
   載の方法。
9. （９）前記ダイス内の前記ピンが、前記ジグから取外さ
   れて、各ピンの両端が電気的接触のために露出した状態
   で、前記ピンを平行な整列状態で保持可能な材料内に、
   部分的に収納されている、特許請求の範囲第２項に記載
   の方法。
10. （１０）前記ダイスが、その後電気的に前記ピンと次の
    ようにボンドされる、すなわち、前記ピンの一方の端を
    はんだで覆い、次に前記ダイスを前記はんだで覆われた
    ピンに接触させ、この間にはんだを熱して、前記ピンの
    軸に垂直な面で、前記ダイスを前記ピンにボンドさせる
    ような、特許請求の範囲第９項に記載の方法。
11. （１１） ａ）前記ダイスの周辺の導電パッドから、前記ピンと並
    んだコンタクトに導電経路を設けるため、前記ダイスの
    一方の表面上へ、１つ以上のパターン化された層を形成
    する工程と、 ｂ）前記ダイスとの電気的コンタクトを与えるため、前
    記コンタクトへ前記ピンをボンドする工程 とを含む、特許請求の範囲第１項に記載の装置。
12. （１２）前記平行ピンが中心で２５ミルの間隔をあけて
    いる、特許請求の範囲第１項に記載の装置。
13. （１３）前記平行ピンが、より高い間隔密度を与えるた
    めに、相互に六角形に等距離に間隔をあけてあるような
    、特許請求の範囲第１項に記載の方法。
14. （１４）増大したリード密度を有する改良された半導体
    パッケージであつて、 ａ）集積回路ダイス ｂ）前記ダイスの一方の表面に、直接、垂直にマウント
    された、平行で等間隔をあけたリードの配列、および ｃ）前記ダイスを保護するための、前記ダイスおよび前
    記ダイスに近接した前記リードの一部を取巻くパッケー
    ジ材料 とを含む半導体パッケージ。
15. （１５）前記等間隔をあけたリードの配列が、直交の配
    列内に複数個のリードを含む、特許請求の範囲第１４項
    に記載のパッケージ。
16. （１６）前記等間隔をあけたリードの配列が、六角形の
    配列内に複数個のリードを含む、特許請求の範囲第１４
    項に記載のパッケージ。
17. （１７）前記リードの配列が次によつて予め形成される
    、すなわち、前記リードを、均一の高さで、平行で等間
    隔をあけた配置内に保持するため、前記リードをジグ内
    に装填し、また前記平行の、等距離の間隔を保持するた
    め、前記リード配列を前記ダイスへ接続するに先立つて
    、前記各リードの一部分のまわりにパッケージ材料を置
    くこと、によって予め形成される、特許請求の範囲第１
    ４項に記載の装置。