JPS6185865A - バイポーラ・パワー・トランジスタ - Google Patents
バイポーラ・パワー・トランジスタInfo
- Publication number
- JPS6185865A JPS6185865A JP60213609A JP21360985A JPS6185865A JP S6185865 A JPS6185865 A JP S6185865A JP 60213609 A JP60213609 A JP 60213609A JP 21360985 A JP21360985 A JP 21360985A JP S6185865 A JPS6185865 A JP S6185865A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- contact
- bipolar power
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ベース・エミッタ区間に並列に１晧情況に
影響を及ぼす回路部分が接続されているバイポーラ・パ
ワー・トラ／）ツタに関するものである。
影響を及ぼす回路部分が接続されているバイポーラ・パ
ワー・トラ／）ツタに関するものである。
この檀のパワー・トラ／ジッタはＳえばトムソン（Ｔｈ
ｏｍｓｏｎ −ＣＳ Ｆ ）社の［スイッチフグトラノ
ンスタ便覧Ｊ１９７９年２８−２９頁に記載され公知で
あるが、その欠点はトランジスタを遮蘭するためＫは負
電流をベース接触を通して流すか低抵抗のエミッタ・ベ
ース間短絡部を接続することが必要であるように回路部
分が構成さｎていることである。このような構成Ｋｔ１
大きな技術上の苦心が要求される。
ｏｍｓｏｎ −ＣＳ Ｆ ）社の［スイッチフグトラノ
ンスタ便覧Ｊ１９７９年２８−２９頁に記載され公知で
あるが、その欠点はトランジスタを遮蘭するためＫは負
電流をベース接触を通して流すか低抵抗のエミッタ・ベ
ース間短絡部を接続することが必要であるように回路部
分が構成さｎていることである。このような構成Ｋｔ１
大きな技術上の苦心が要求される。
この発明の目的は、上記のパワー・トランジスタを改良
して著しく簡単な構成にも拘らず急速遮断つ：可能とな
るようにすることである。
して著しく簡単な構成にも拘らず急速遮断つ：可能とな
るようにすることである。
この目的は特許請求の範囲第１項に特徴として挙げた構
成とすることによって達成される。
成とすることによって達成される。
Ｏの発明によって得られる利点は、パワー・トランジス
タの急速遮断が大きな回路技術上の苦心を必要とするこ
となく同一基板に集積された電界効果トランジスタの単
なる電圧制御によって達成さ几ることである、この場合
電界効果トラ／ジッタを導通Ｉ＆続すると通電状帽から
１１ｔ流遮所状、δに移る。
タの急速遮断が大きな回路技術上の苦心を必要とするこ
となく同一基板に集積された電界効果トランジスタの単
なる電圧制御によって達成さ几ることである、この場合
電界効果トラ／ジッタを導通Ｉ＆続すると通電状帽から
１１ｔ流遮所状、δに移る。
この発明の櫨々の実施態様と展開は特許請求の範囲・ｇ
２項乃至第６項に示されている。
２項乃至第６項に示されている。
図面についてこの発明を（に詳細に説明する。
遍１図にはドープされた半導体材料列えｉ／リコ／から
成る板状体１の一部が示されている。この板状半導体に
はドーピング密度闘えば１０”ｃｍ−３の第１部分層１
ｂとドーピング密度列えば１０１７−−３の第２部分層
２があり、これらの部分層１ｂと２は共にｎ型であり１
つの垂直形バイポーラ・トランジスタのコレクタとなっ
ている。このトラ／ジッタのペースは半導体板１内に作
られたドーピング密度例えば１０１６ｃｒＲ−３のｐ型
領域６である。
成る板状体１の一部が示されている。この板状半導体に
はドーピング密度闘えば１０”ｃｍ−３の第１部分層１
ｂとドーピング密度列えば１０１７−−３の第２部分層
２があり、これらの部分層１ｂと２は共にｎ型であり１
つの垂直形バイポーラ・トランジスタのコレクタとなっ
ている。このトラ／ジッタのペースは半導体板１内に作
られたドーピング密度例えば１０１６ｃｒＲ−３のｐ型
領域６である。
この領域は境界面１ａまで拡がり、そこにベース接触４
が設けられペース接続端Ｂに結ばれる。領域３内ｐｃは
ｎ型エミッタ領域５が作られ、境界面１ａ上のエミツタ
接触６全通して工とツタ接続４Ｅに結ばれる。第２部分
ｉ１２ Ｋはコレクタ凄触層７があり、コレクタ接続端
ＫＫ結ばれる。
が設けられペース接続端Ｂに結ばれる。領域３内ｐｃは
ｎ型エミッタ領域５が作られ、境界面１ａ上のエミツタ
接触６全通して工とツタ接続４Ｅに結ばれる。第２部分
ｉ１２ Ｋはコレクタ凄触層７があり、コレクタ接続端
ＫＫ結ばれる。
エミッタ接続端Ｅとベース接続端Ｂの１１１５には半導
体板上に集積されたエンハ／スメント型ＦＥＴＴ１が置
かれる。Ｔ１は境界面１ａでベース接触４に接触するｎ
＋型にドーグされたノー２項４８、エミッタ領域５の縁
端部分で構成されるドレン領域および領域５と８の間に
ある領域５Ｊ′）１ル分からｊ１成される。この領域３
０部分はゲート絶縁分離＋ｉ ９ Ｋよって境界面１ａ
から分離されたゲート電極１０によ゛りて覆Ｊ）れる。
体板上に集積されたエンハ／スメント型ＦＥＴＴ１が置
かれる。Ｔ１は境界面１ａでベース接触４に接触するｎ
＋型にドーグされたノー２項４８、エミッタ領域５の縁
端部分で構成されるドレン領域および領域５と８の間に
ある領域５Ｊ′）１ル分からｊ１成される。この領域３
０部分はゲート絶縁分離＋ｉ ９ Ｋよって境界面１ａ
から分離されたゲート電極１０によ゛りて覆Ｊ）れる。
ゲート電極１０は制御入力端１１に結ばれている。Ｔｌ
ｉ接続端１１を通して制−さ、れるエミッタ・ベース短
絡構造となっている。接続端１１に正のｎｔｌｌ Ｈ電
圧Ｕ１が印、ｈ口さｎると、ゲート電極１００丁で１ａ
ｌＣ接する領域５０部分に反転チャネル１２が形成され
、領域５と８従って接続端ＥとＢを低い抵抗をもって相
テ結合（短絡ンする。１ｆｆｌ制御入力端１１に電圧が
印加されていないときは、反転チャネル１２も存在せず
短絡は生じない。
ｉ接続端１１を通して制−さ、れるエミッタ・ベース短
絡構造となっている。接続端１１に正のｎｔｌｌ Ｈ電
圧Ｕ１が印、ｈ口さｎると、ゲート電極１００丁で１ａ
ｌＣ接する領域５０部分に反転チャネル１２が形成され
、領域５と８従って接続端ＥとＢを低い抵抗をもって相
テ結合（短絡ンする。１ｆｆｌ制御入力端１１に電圧が
印加されていないときは、反転チャネル１２も存在せず
短絡は生じない。
電力トランジスタの導通状態では端子Ｂを通して矢印の
方向に流れるペース電流ＩＢＩｃ！４係して喰荷篭流が
ＫとＥの間に流れる。このＪｌｌ会外部負′ｆｆシ流回
路にはコレクタ這圧啄があって、端子ＫをＥＫ灯して正
電位に置く。
方向に流れるペース電流ＩＢＩｃ！４係して喰荷篭流が
ＫとＥの間に流れる。このＪｌｌ会外部負′ｆｆシ流回
路にはコレクタ這圧啄があって、端子ＫをＥＫ灯して正
電位に置く。
正の１１ｉＩ田１圧＋Ｕａがｒｖ制御入力端１・１に加
えられると、部分４． ８． １２． ５および６で構
成される極めて低抵抗の通路を通して負荷ｉｔ流がエミ
ッタ接続端ＥＫ導かれ、ベース電流ＩＢが引Ｐｉき供給
されている場合にも電力トランジスタを急速遮断する。
えられると、部分４． ８． １２． ５および６で構
成される極めて低抵抗の通路を通して負荷ｉｔ流がエミ
ッタ接続端ＥＫ導かれ、ベース電流ＩＢが引Ｐｉき供給
されている場合にも電力トランジスタを急速遮断する。
第２図にこの発明の第２の実施例を示す。これは制御人
力４１１が導線１４によってコレクタ接続端にに結ばれ
ている点だけで第１図の実施列と異っているものである
。その他の部分は第１図のものに対応し、同じ番号で示
されている。
力４１１が導線１４によってコレクタ接続端にに結ばれ
ている点だけで第１図の実施列と異っているものである
。その他の部分は第１図のものに対応し、同じ番号で示
されている。
第２図の環カトランジスタの動作中接続端Ｋに加えられ
たコレクタ電圧がＴ１のしきい値電圧以下にとどまって
いると、トランジスタは通常のコレクタ電流とコレクタ
電圧およびベースｔａとの関係を保持する。しかしコレ
クタ電圧がＴ１のしきい値電圧を超えると、反転チャネ
ル１２が形成され接続端ＥとＢが低抵抗結合されてトラ
ンジスタは遮断される。Ｔ１のしきい値電圧以上のコレ
クタ電圧においてのトランジスタの動作はこのようにし
て不可能となる。Ｔｌ７）Ｌきい値電圧′Ｉ′ｉ、５と
８の間にある領域３０部分のドーピング一度とゲート絶
縁＋４９の厚さの選定によって所望の値にＩ！ｌｌｌす
ることができる。この場合しきい値ｔｌＥはドーピング
濃度とゲート絶縁層の厚さの上昇と共に上昇する６ 第２図に示すように＋１ｌＪｒｎ入力端１１とベース接
続？ｌＢ又はベース接触４０間にツェナーダイオードＺ
Ｄを接続し、を流制限抵抗Ｒを導線１４に挿入すると有
利である。ＲとＺＤＫよりＫに印加された逆’ｉ［Ｅが
分割され、ゲート絶縁層９に加えられる部分′１圧がＺ
Ｄの＃１１１１電圧を超えないと層９にブレークダウン
電圧値以上の電圧が加えられることはない。
たコレクタ電圧がＴ１のしきい値電圧以下にとどまって
いると、トランジスタは通常のコレクタ電流とコレクタ
電圧およびベースｔａとの関係を保持する。しかしコレ
クタ電圧がＴ１のしきい値電圧を超えると、反転チャネ
ル１２が形成され接続端ＥとＢが低抵抗結合されてトラ
ンジスタは遮断される。Ｔ１のしきい値電圧以上のコレ
クタ電圧においてのトランジスタの動作はこのようにし
て不可能となる。Ｔｌ７）Ｌきい値電圧′Ｉ′ｉ、５と
８の間にある領域３０部分のドーピング一度とゲート絶
縁＋４９の厚さの選定によって所望の値にＩ！ｌｌｌす
ることができる。この場合しきい値ｔｌＥはドーピング
濃度とゲート絶縁層の厚さの上昇と共に上昇する６ 第２図に示すように＋１ｌＪｒｎ入力端１１とベース接
続？ｌＢ又はベース接触４０間にツェナーダイオードＺ
Ｄを接続し、を流制限抵抗Ｒを導線１４に挿入すると有
利である。ＲとＺＤＫよりＫに印加された逆’ｉ［Ｅが
分割され、ゲート絶縁層９に加えられる部分′１圧がＺ
Ｄの＃１１１１電圧を超えないと層９にブレークダウン
電圧値以上の電圧が加えられることはない。
、Ｊ３図は４ｇ１図のパワー・トランジスタの制量入力
端が無電圧のときのコレクタ電流１ｃとコレクタ・エミ
ッタ１圧ＵＣＺの関係を示す。図から分る【うにベース
電流ＩＢが約＋２０ｍＡのときＩＣは１ｖ以上のＵＣＣ
の値において約２００：ｏＡに上昇する。Ｕｃ、＝７Ｖ
でＩｃＷｉ約２２０ ｍＡである。しかし制御入力端１
１がＫと結ばれていると同じ条件の下で第４図に示した
Ｉａ／Ｕｃｇ曲禰となる。ベースに供給される電流１Ｂ
が＋２０ｍＡで一定であっても、コレクタ電流Ｉａｒｉ
約５ｖのしきい値電圧ンこＵｃ、が違したときトランジ
スタのａ向により急激に低下する。しきい値電圧を適当
に選定することによりトランジスタの動作上例えばＢＺ
で限定されたＩｏ／Ｕｃｇダイヤグラムの区域内に限定
し、それによって電力トランジスタの熱破壊を確実に阻
止することができる。
端が無電圧のときのコレクタ電流１ｃとコレクタ・エミ
ッタ１圧ＵＣＺの関係を示す。図から分る【うにベース
電流ＩＢが約＋２０ｍＡのときＩＣは１ｖ以上のＵＣＣ
の値において約２００：ｏＡに上昇する。Ｕｃ、＝７Ｖ
でＩｃＷｉ約２２０ ｍＡである。しかし制御入力端１
１がＫと結ばれていると同じ条件の下で第４図に示した
Ｉａ／Ｕｃｇ曲禰となる。ベースに供給される電流１Ｂ
が＋２０ｍＡで一定であっても、コレクタ電流Ｉａｒｉ
約５ｖのしきい値電圧ンこＵｃ、が違したときトランジ
スタのａ向により急激に低下する。しきい値電圧を適当
に選定することによりトランジスタの動作上例えばＢＺ
で限定されたＩｏ／Ｕｃｇダイヤグラムの区域内に限定
し、それによって電力トランジスタの熱破壊を確実に阻
止することができる。
第５図は第１図のパワー・トランジスタの有利な実施形
態の平面図である。エミッタ領域はこＣでは多数の垂直
方向に延びるストライプ形部分領Ｉｊ！５′、 ５′
、 ５″″から成る。エミッタ接触６はくし形の輪郭
を示し、その上方に突き出した指状笑起が部分領域に接
触する。４１図＃′ｉ、［５図のＩ−Ｘ線に沿う趙面で
ある、ソース領域８はエミッタ贋触６の上方の境界に沿
って蛇行する。これに応じてゲート′ｌＩｃ極１０もノ
アンダー形となる、ベース接触４もくし形に作られ、Ｆ
に向って突き出した指状突起がエミッタ接触の上に回っ
て突き出した突起の間に１かれている。
態の平面図である。エミッタ領域はこＣでは多数の垂直
方向に延びるストライプ形部分領Ｉｊ！５′、 ５′
、 ５″″から成る。エミッタ接触６はくし形の輪郭
を示し、その上方に突き出した指状笑起が部分領域に接
触する。４１図＃′ｉ、［５図のＩ−Ｘ線に沿う趙面で
ある、ソース領域８はエミッタ贋触６の上方の境界に沿
って蛇行する。これに応じてゲート′ｌＩｃ極１０もノ
アンダー形となる、ベース接触４もくし形に作られ、Ｆ
に向って突き出した指状突起がエミッタ接触の上に回っ
て突き出した突起の間に１かれている。
第６図は電力トランジスタの別の有利な実施形暢の平面
図を示す。エミッタ領域５はこの場合矩形又はストライ
プ形の輪郭を示す。ベース接触４には矩形の孔１５があ
給、ソース領域８の外縁部に僅かに重なって論る。５ｇ
１図は第６図の１’−Ｉ’罐に沿う曲面と見られる。第
２の同様な構成の島形エミッタ構造が上記のものに並べ
て設けられている。接続２１１Ｆ、と１１はそれぞれ両
構造の対応部分６と１０に接続される。ペース接触４は
両エミッタ構造を堰囲み、それぞれのエミッタ構造に対
する孔を備えている。
図を示す。エミッタ領域５はこの場合矩形又はストライ
プ形の輪郭を示す。ベース接触４には矩形の孔１５があ
給、ソース領域８の外縁部に僅かに重なって論る。５ｇ
１図は第６図の１’−Ｉ’罐に沿う曲面と見られる。第
２の同様な構成の島形エミッタ構造が上記のものに並べ
て設けられている。接続２１１Ｆ、と１１はそれぞれ両
構造の対応部分６と１０に接続される。ペース接触４は
両エミッタ構造を堰囲み、それぞれのエミッタ構造に対
する孔を備えている。
４５図に示したくし形のエミッタ接触６と工ｉツノ部分
領＃Ｒ５′、 ５′、 ５−を多数設け、それに対
応して第６図ｒｃ示した鳥形のエミッタ構造を多数半導
体板の境界面１ａ上に一様に分布させると特に有利であ
る。この４造の部分４．６および１０はそれぞれ共通の
接ｆ４４’：、Ｂおよび１１に接続される。その際′４
５図（ｌζ示したエミッタ′ｔＡ破５′は幅すが５０μ
ｍ、長さは約１ａｍのものとすることができる。くし形
のエミッタ接触構造６０４５図Ｖｃｔとして示されてい
る長さは―え、１５ｍ＋とする、領域３へのエミッタ領
域５又は５′の進入深さ１α５乃至２μｍとすると効果
的である。領Ｍ５／）厚さは３乃至５μｍとするのに対
して部分層１ｂの厚さは１０乃至５０μｍ′／ｃ選ぶ。
領＃Ｒ５′、 ５′、 ５−を多数設け、それに対
応して第６図ｒｃ示した鳥形のエミッタ構造を多数半導
体板の境界面１ａ上に一様に分布させると特に有利であ
る。この４造の部分４．６および１０はそれぞれ共通の
接ｆ４４’：、Ｂおよび１１に接続される。その際′４
５図（ｌζ示したエミッタ′ｔＡ破５′は幅すが５０μ
ｍ、長さは約１ａｍのものとすることができる。くし形
のエミッタ接触構造６０４５図Ｖｃｔとして示されてい
る長さは―え、１５ｍ＋とする、領域３へのエミッタ領
域５又は５′の進入深さ１α５乃至２μｍとすると効果
的である。領Ｍ５／）厚さは３乃至５μｍとするのに対
して部分層１ｂの厚さは１０乃至５０μｍ′／ｃ選ぶ。
部分層１ｂと２ｒｉＪ＋図と異り一様にドープされたｎ
型層で置き換えることができる。
型層で置き換えることができる。
上記の実施列の外に各半導体領域を反対伝導型のものと
し、動咋に必要な電流、 １４ＣＩＥｔｊ１！極性のも
のとすることもできる。
し、動咋に必要な電流、 １４ＣＩＥｔｊ１！極性のも
のとすることもできる。
講１図と第２図はこの発明の４１と第２の実施列を示し
、第５図と５ｇ４図は１ｇ２１の実施メｊの説明用のダ
イヤグラムであり、第５図はこの発明によるパワー・ト
ランジスタの平面図、４６園は・３５図のパワー・トラ
ンジスタを変形したものの平面図である。第１図、第２
図において１ｂ・・・第１部分層、２・・・第２部分層
、５・・・ペース領域、４・・・ベース接触、５・・・
エミッタ領域、６・・・エミッタ接触、７・・コレクタ
接触、８・・・ソース領域、１０・・・ゲート電極、Ｔ
１・・・エミッタ・ペース間短ｆ８嘴造。 ｔｒｉｌ１８） ｒＵ１人フ「埋士冨村 落 、ｒ
〜。 ＩＧＩ
、第５図と５ｇ４図は１ｇ２１の実施メｊの説明用のダ
イヤグラムであり、第５図はこの発明によるパワー・ト
ランジスタの平面図、４６園は・３５図のパワー・トラ
ンジスタを変形したものの平面図である。第１図、第２
図において１ｂ・・・第１部分層、２・・・第２部分層
、５・・・ペース領域、４・・・ベース接触、５・・・
エミッタ領域、６・・・エミッタ接触、７・・コレクタ
接触、８・・・ソース領域、１０・・・ゲート電極、Ｔ
１・・・エミッタ・ペース間短ｆ８嘴造。 ｔｒｉｌ１８） ｒＵ１人フ「埋士冨村 落 、ｒ
〜。 ＩＧＩ
Claims (1)
- 【特許請求の範囲】 １）コレクタ接触を備える第１伝導型の半導体物体内に
ベース領域となる第２伝導型領域があり、この領域に少
くとも１つの第１伝導型エミッタ領域が形成されている
遮断情況に影響を及ぼす回路部分がベース・エミッタ間
区間に並列接続されたバイポーラ・パワー・トランジス
タにおいて、第１伝導型の半導体物体に集積形成された
電界効果トランジスタ（Ｔ１）から成るエミッタ・ベー
ス間短絡構造を備えること、この電界効果トランジスタ
が第２伝導型領域（３）内でエミッタ領域（５）の傍ら
に形成されベース接触（４）に導電結合された第１伝導
型ソース領域（８）を含むこと、エミッタ領域（５）の
縁端区域が電界効果トランジスタ（Ｔ１）のドレン領域
となつていること、エミッタ領域（５）とソース領域（
８）の間にある領域（３）の部分を覆い薄い電気絶縁層
（９）によつて半導体基板（１）から分離されたゲート
電極（１０）が設けられ、この電極が遮断用の制御電圧
を導く制御入力端（１１）を備えていることを特徴とす
るバイポーラ・パワー・トランジスタ。 ２）制御入力端（１１）が導線（１４）を通してコレク
タ接触（７）の接続端Ｋに結ばれていることを特徴とす
る特許請求の範囲第１項記載のバイポーラ・パワー・ト
ランジスタ。 ３）制御入力端（１１）とベース接触（４）の間にツェ
ナーダイオード（ＺＤ）が接続され、導線（１４）に電
流制限抵抗（Ｒ）が挿入されていることを特徴とする特
許請求の範囲第２項記載のバイポーラ・パワー・トラン
ジスタ。 ４）エミッタ接触（６）が多数の指状突起とそれを結合
するブリツジを備えるくし形構造であること、多数のエ
ミッタ部分区域（５′、５″、５′″）がそれぞれ指状
突起の下側に置かれていること、ベース接触（４）も同
じくくし形構造として作られ、その突起がそれぞれエミ
ッタ接触（６）の突起の間に突き出していることを特徴
とする特許請求の範囲第１項乃至第３項の１つに記載の
バイポーラ・パワー・トランジスタ。 ５）エミッタ領域（５）とエミッタ接触（６）がほぼ矩
形の境界を持ち、ベース接触（４）にはほぼ矩形の孔（
１５）があつて、この孔の境界を決めるソース領域（８
）の縁端が電界効果トランジスタのソース領域（８）に
僅かに重なり合つていることを特徴とする特許請求の範
囲第１項乃至第３項の１つに記載のバイポーラ・パワー
・トランジスタ。 ６）多数のエミッタ領域が半導体物体（１）の境界面（
１ａ）に並べて配置されていることを特徴とする特許請
求の範囲第１項乃至第５項の１つに記載のバイポーラ・
パワー・トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3435828.5 | 1984-09-28 | ||
| DE3435828 | 1984-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6185865A true JPS6185865A (ja) | 1986-05-01 |
Family
ID=6246710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60213609A Pending JPS6185865A (ja) | 1984-09-28 | 1985-09-26 | バイポーラ・パワー・トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0180003A3 (ja) |
| JP (1) | JPS6185865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244758A (ja) * | 1988-08-05 | 1990-02-14 | Koudenshi Kogyo Kenkyusho:Kk | ベース変調形バイポーラ・トランジスタ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0176771A3 (de) * | 1984-09-28 | 1988-01-13 | Siemens Aktiengesellschaft | Bipolarer Leistungstransistor mit veränderbarer Durchbruchspannung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293292A (ja) * | 1962-06-11 | |||
| US3271640A (en) * | 1962-10-11 | 1966-09-06 | Fairchild Camera Instr Co | Semiconductor tetrode |
| BE788874A (fr) * | 1971-09-17 | 1973-01-02 | Western Electric Co | Module de circuit integre |
| JPS6174362A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Ltd | 半導体装置 |
| EP0176771A3 (de) * | 1984-09-28 | 1988-01-13 | Siemens Aktiengesellschaft | Bipolarer Leistungstransistor mit veränderbarer Durchbruchspannung |
-
1985
- 1985-08-30 EP EP85110971A patent/EP0180003A3/de not_active Withdrawn
- 1985-09-26 JP JP60213609A patent/JPS6185865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244758A (ja) * | 1988-08-05 | 1990-02-14 | Koudenshi Kogyo Kenkyusho:Kk | ベース変調形バイポーラ・トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0180003A3 (de) | 1988-01-13 |
| EP0180003A2 (de) | 1986-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414560A (en) | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region | |
| US3967295A (en) | Input transient protection for integrated circuit element | |
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| US6194761B1 (en) | VDMOS transistor protected against over-voltages between source and gate | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| US3936863A (en) | Integrated power transistor with ballasting resistance and breakdown protection | |
| JPH10290011A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US5430323A (en) | Injection control-type Schottky barrier rectifier | |
| JPH0324791B2 (ja) | ||
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| US4645957A (en) | Normally-off semiconductor device with low on resistance and circuit analogue | |
| EP0629001B1 (en) | Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor | |
| US4611235A (en) | Thyristor with turn-off FET | |
| US4506282A (en) | Normally-off semiconductor device with low on resistance and circuit analogue | |
| JPS58219763A (ja) | 二端子過電流保護装置 | |
| JPS5921070A (ja) | 半導体装置 | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| US5808345A (en) | High speed IGBT | |
| US20150380925A1 (en) | Overvoltage protection component | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| US4260910A (en) | Integrated circuits with built-in power supply protection | |
| JPS6185865A (ja) | バイポーラ・パワー・トランジスタ | |
| EP0099926B1 (en) | Field-effect controlled bi-directional lateral thyristor | |
| JPS6185866A (ja) | バイポーラ・パワー・トランジスタ | |
| KR940018964A (ko) | 반도체 장치 |