JPS6185866A - バイポーラ・パワー・トランジスタ - Google Patents
バイポーラ・パワー・トランジスタInfo
- Publication number
- JPS6185866A JPS6185866A JP60213610A JP21361085A JPS6185866A JP S6185866 A JPS6185866 A JP S6185866A JP 60213610 A JP60213610 A JP 60213610A JP 21361085 A JP21361085 A JP 21361085A JP S6185866 A JPS6185866 A JP S6185866A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- contact
- bipolar power
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コレクタ接触を備える第１伝導型の半導体
物体内にベースとなる４２伝導型領域があり、この領域
内に少くとも１つのエミッタ領域が作られ、更に阻止状
態においてブレークダウン電圧を変化させるための回路
部分がペース・エミッタ区間に並列に接続されているバ
イポーラ・パワー、トランジスタに＃Ｒするものである
。
物体内にベースとなる４２伝導型領域があり、この領域
内に少くとも１つのエミッタ領域が作られ、更に阻止状
態においてブレークダウン電圧を変化させるための回路
部分がペース・エミッタ区間に並列に接続されているバ
イポーラ・パワー、トランジスタに＃Ｒするものである
。
この櫨のパワートランジスタは例えばトムソン（Ｔｈｏ
ｍｅｏｎ −ＯＳ Ｆ ）社の［スイッチングトランジ
スタ便覧Ｊ１９７９年９−１１頁第１図により公知であ
る。それＫよればペース・エミッタ区間に対して抵抗の
並列接続が無くペースが開放されているときのコレクタ
・エミッタ間ブレークダウン電圧ＵＣ’ｌＤの外にこの
ような抵抗が接続されたときの高いブレークダウン電圧
ＵＯＩＥＲが存在する。この場合の欠点は上記の回路部
分が必要に応じて接続される電子スイッチを含み、それ
Ｋよって著しく高価となることである。
ｍｅｏｎ −ＯＳ Ｆ ）社の［スイッチングトランジ
スタ便覧Ｊ１９７９年９−１１頁第１図により公知であ
る。それＫよればペース・エミッタ区間に対して抵抗の
並列接続が無くペースが開放されているときのコレクタ
・エミッタ間ブレークダウン電圧ＵＣ’ｌＤの外にこの
ような抵抗が接続されたときの高いブレークダウン電圧
ＵＯＩＥＲが存在する。この場合の欠点は上記の回路部
分が必要に応じて接続される電子スイッチを含み、それ
Ｋよって著しく高価となることである。
この発明の目的は、上記のパワー・トランジスタを改良
して著しく藺導な構成にも拘わらず阻止状、侭において
開放ベースに対する第１コレクタ・エミッタ間降伏直圧
ＵｃＩ！Ｄからより高いコレクタ・エミッタ間ブレーク
ダウン電圧に切換えられるようＫすることである。
して著しく藺導な構成にも拘わらず阻止状、侭において
開放ベースに対する第１コレクタ・エミッタ間降伏直圧
ＵｃＩ！Ｄからより高いコレクタ・エミッタ間ブレーク
ダウン電圧に切換えられるようＫすることである。
この目的は特許請求の範囲第１項て特徴として挙げた構
成とすることによって連成される。
成とすることによって連成される。
この発明によって得られる利点は、特にパワー・トラン
ジスタの阻止能力が高度の回路技術を必要とすることな
く集積されている電解効莫トランジスタを制御すること
によって改善されることである。この場合電界効果トラ
ンジスタの導通接続によりコレクタ・エミッタ間ブレー
クダウン電圧が上昇する。
ジスタの阻止能力が高度の回路技術を必要とすることな
く集積されている電解効莫トランジスタを制御すること
によって改善されることである。この場合電界効果トラ
ンジスタの導通接続によりコレクタ・エミッタ間ブレー
クダウン電圧が上昇する。
特許請求の範囲第２項乃至８６項にはこの発明の種々の
実施態様とその展開が示されている。
実施態様とその展開が示されている。
図面を参照してこの発明を更に詳細に説明する。
第１図に示した第１実施列ではドープされた半導体材料
、例えばシリコンの板状体１がドーピング怠實例えば１
０１４．、−３ の嬉１部分層１ｂとドーピング２度例
えば１０１７□−３の第２４分層２を含んでいる、これ
らの部分層１ｂと２は共にｎ型でアッテバーチカル・ト
ランジスタのコレクタとなっている。このトランジスタ
のベースは半導体物体１内に形成されたドーピング密度
列えば１０１１０１６ｃのｐ型領域５であり、この領域
は境界面１ａまで拡がりそこにペース接Ｍ４があってベ
ース接続ＭＢに接続されている。領域５内にはｎ型のエ
ミッタ領域５が作られ、境界面＋ａＫ設けられたエミッ
タ領域６を通してエミッタ接続端Ｅに結ばれている。第
２部分層２にはコレクタ接続端Ｋに結ばれたコレクタ接
触７が設けられている。
、例えばシリコンの板状体１がドーピング怠實例えば１
０１４．、−３ の嬉１部分層１ｂとドーピング２度例
えば１０１７□−３の第２４分層２を含んでいる、これ
らの部分層１ｂと２は共にｎ型でアッテバーチカル・ト
ランジスタのコレクタとなっている。このトランジスタ
のベースは半導体物体１内に形成されたドーピング密度
列えば１０１１０１６ｃのｐ型領域５であり、この領域
は境界面１ａまで拡がりそこにペース接Ｍ４があってベ
ース接続ＭＢに接続されている。領域５内にはｎ型のエ
ミッタ領域５が作られ、境界面＋ａＫ設けられたエミッ
タ領域６を通してエミッタ接続端Ｅに結ばれている。第
２部分層２にはコレクタ接続端Ｋに結ばれたコレクタ接
触７が設けられている。
エミッタ接続端Ｅとベース接続端Ｂの間には半導体物体
上に集積されたエンハンスメント型の電界効果トランジ
スタＴ１があり、境界酊１ａにおいて接触層４に接触す
るｎ型ソース領域８とエミッタ領域５の縁端区域が形成
するドレン領域および５と８０間にある領域３０部分か
ら構成される。
上に集積されたエンハンスメント型の電界効果トランジ
スタＴ１があり、境界酊１ａにおいて接触層４に接触す
るｎ型ソース領域８とエミッタ領域５の縁端区域が形成
するドレン領域および５と８０間にある領域３０部分か
ら構成される。
この５と８の間の部分はゲート絶縁層９によって境界面
１ａ力為ら隔離されたゲート電極１０で覆われる。ゲー
ト電極１０は制御入力端１１に結ばれる。ｌＰｇＴＴｉ
は４子１１全通して制御されるエミッタ・ベース短絡構
造となっている。正の１ＩＩｊ御電圧Ｕｌが入力端１１
に加えられると、ゲート電極１０の下の境界［１１ｉ１
亀に接する領域５の部分に反転チャネル１２が形成され
、部分５と８の間従って接続端ＥとＢの間を低抵抗結合
し短絡する。
１ａ力為ら隔離されたゲート電極１０で覆われる。ゲー
ト電極１０は制御入力端１１に結ばれる。ｌＰｇＴＴｉ
は４子１１全通して制御されるエミッタ・ベース短絡構
造となっている。正の１ＩＩｊ御電圧Ｕｌが入力端１１
に加えられると、ゲート電極１０の下の境界［１１ｉ１
亀に接する領域５の部分に反転チャネル１２が形成され
、部分５と８の間従って接続端ＥとＢの間を低抵抗結合
し短絡する。
制御入力端１１が無電圧であると反転チャネルも存在せ
ず、短絡は生じない。
ず、短絡は生じない。
パワー・トランジスタが導通状態であると、接続端Ｂ全
通して矢印の方向に流れるベース電ｆｉＩ＋ＩＫ関係し
て負荷電流がＫ（！：にの間に流れる。その際外部負ｉ
＃電流回路にコレクタ電圧源があり、ＫをＩＣＥ対して
正にバイアスする。
通して矢印の方向に流れるベース電ｆｉＩ＋ＩＫ関係し
て負荷電流がＫ（！：にの間に流れる。その際外部負ｉ
＃電流回路にコレクタ電圧源があり、ＫをＩＣＥ対して
正にバイアスする。
パワー・トランジスタの阻止状態ではベース電流よりは
遮断される。、１ｂと５の間のｐｎ接合１５に逆方向バ
イアスを加えるＫとＥの間の電圧は、コレクタ・エミッ
タ間降伏電圧と呼ばれている値に達したとき始めてブレ
ークダウンを流を誘起し、この電流が１１Ｉ！されない
ときは黙過負荷を生じトランジスタを破壊する。従って
パワー・トランジスタのターンオフ可能性はブレークタ
ウン電圧以下のコレクタ・エミッタ間電圧範囲に限定さ
れる。反転チャネル１２を通るＥとＢの間の短絡路の作
用、６ｇ無い場合、コレクタ・工ｉツタ間ブレークダウ
ン電圧はベース接続端Ｂが接続されていない開枚状轢く
おける値σＣＥＯＫ対応する。この発明によればパワー
・トランジスタの閉塞状態において正の・ｌｌ１ｊＩｌ
電圧＋ｕ１ が制御入力端１１に加えられて、ブレーク
ダウン電圧を上記のｔｒｃ ｇ。
遮断される。、１ｂと５の間のｐｎ接合１５に逆方向バ
イアスを加えるＫとＥの間の電圧は、コレクタ・エミッ
タ間降伏電圧と呼ばれている値に達したとき始めてブレ
ークダウンを流を誘起し、この電流が１１Ｉ！されない
ときは黙過負荷を生じトランジスタを破壊する。従って
パワー・トランジスタのターンオフ可能性はブレークタ
ウン電圧以下のコレクタ・エミッタ間電圧範囲に限定さ
れる。反転チャネル１２を通るＥとＢの間の短絡路の作
用、６ｇ無い場合、コレクタ・工ｉツタ間ブレークダウ
ン電圧はベース接続端Ｂが接続されていない開枚状轢く
おける値σＣＥＯＫ対応する。この発明によればパワー
・トランジスタの閉塞状態において正の・ｌｌ１ｊＩｌ
電圧＋ｕ１ が制御入力端１１に加えられて、ブレーク
ダウン電圧を上記のｔｒｃ ｇ。
からそれよりも著しく高い値ＵＯＫＩＣに引き上げる。
この値はＥとＢの間に有効な短絡が生じたときのもので
ある。このブレークダウン電圧の上昇は、ＫとＥの間に
＋ｔａｘｏを超える電圧が加えられたとき流れるｐｎ接
倉１５の逆方向電流が部分４．８゜１２．５および６を
通してエミッタ接続端Ｅに導かれ、３と５の間のｐ１１
１接合にはキャリアインジエクン：Ｉ７か生じないＣと
Ｋよるものとして説明される。この場合ｔｔｃ ｆｆ１
Ｋが相当大きくなったとき始めてブレークダウンが起る
。使用者にとっては＋ｄｌｌ Ｈ入力ｉ１１に電圧＋Ｕ
１ を加えるという簡単な方法によってパワー・トラ
ンジスタの阻止可能性を上記のように拡げることができ
る。
ある。このブレークダウン電圧の上昇は、ＫとＥの間に
＋ｔａｘｏを超える電圧が加えられたとき流れるｐｎ接
倉１５の逆方向電流が部分４．８゜１２．５および６を
通してエミッタ接続端Ｅに導かれ、３と５の間のｐ１１
１接合にはキャリアインジエクン：Ｉ７か生じないＣと
Ｋよるものとして説明される。この場合ｔｔｃ ｆｆ１
Ｋが相当大きくなったとき始めてブレークダウンが起る
。使用者にとっては＋ｄｌｌ Ｈ入力ｉ１１に電圧＋Ｕ
１ を加えるという簡単な方法によってパワー・トラ
ンジスタの阻止可能性を上記のように拡げることができ
る。
ｌ窮２図にこの発明の展開による実施例を示す。
第１図りものとの相違は制御入力端１１が導線１４によ
ってコレクタ接続端ＫＫ結ばれていることだけである。
ってコレクタ接続端ＫＫ結ばれていることだけである。
その他の部分は第１図りものに対応し同じ番号で示され
ている。第２図のパワー・トランジスタは端子Ｋを通し
て導かれるコレクタ電圧に関係してコレクタ電圧がＴ１
のしきい値電圧を超えるときはｔｉｃ自動的に値ＴＪｃ
ｇｏ から値１Ｔｃｘｘに上げられるコレクタ・エミッ
タ間ブレークダウンｔ８Ｅを持つ６Ｔ１のしきい値電圧
は５と８０間にある領域３の部分のドーピング纜度とゲ
ート絶縁層９の厚さを適当に選定することＫより所望の
値に４１１整することができる。その際しきい値電圧は
ドーピング濃度とゲート絶縁層の厚さの増大に伴って上
昇する。
ている。第２図のパワー・トランジスタは端子Ｋを通し
て導かれるコレクタ電圧に関係してコレクタ電圧がＴ１
のしきい値電圧を超えるときはｔｉｃ自動的に値ＴＪｃ
ｇｏ から値１Ｔｃｘｘに上げられるコレクタ・エミッ
タ間ブレークダウンｔ８Ｅを持つ６Ｔ１のしきい値電圧
は５と８０間にある領域３の部分のドーピング纜度とゲ
ート絶縁層９の厚さを適当に選定することＫより所望の
値に４１１整することができる。その際しきい値電圧は
ドーピング濃度とゲート絶縁層の厚さの増大に伴って上
昇する。
第２図においてツェナーダイオードｚＤヲｌｌｌｌ１１
１１入力端１１とベース接続端Ｂ又はベース接触４０間
に接続し、゛電流＋１ｌｌＪｌ！抵抗Ｒを導ｌｉＩ！１
４Ｖｃ挿入すると有利である。ＲとＺＤによって端子Ｋ
に加わる逆電圧が分圧され、ゲート絶廟／１９に加する
部分電王値がＺＤの制御電圧以上となることが阻止され
る。これＫよって層９にブレークダウ７値を超える成田
が加えられることはない。
１１入力端１１とベース接続端Ｂ又はベース接触４０間
に接続し、゛電流＋１ｌｌＪｌ！抵抗Ｒを導ｌｉＩ！１
４Ｖｃ挿入すると有利である。ＲとＺＤによって端子Ｋ
に加わる逆電圧が分圧され、ゲート絶廟／１９に加する
部分電王値がＺＤの制御電圧以上となることが阻止され
る。これＫよって層９にブレークダウ７値を超える成田
が加えられることはない。
４５図に第１図のパワー・トランジスタの有利な実施杉
態を示す。エミッタ領域はこの場合多数の垂直方向に延
びるストライプ形の部分領域５′。
態を示す。エミッタ領域はこの場合多数の垂直方向に延
びるストライプ形の部分領域５′。
５’、 ５” 等から成る。エミッタ接触６はくし形
の境界を持ち、上に向って突き出し水平ブリッジによっ
て連結されている指状部分が各部分領域に接触する。第
１図は第３図のＩ−Ｘ線に沿う断面を示すものである。
の境界を持ち、上に向って突き出し水平ブリッジによっ
て連結されている指状部分が各部分領域に接触する。第
１図は第３図のＩ−Ｘ線に沿う断面を示すものである。
ソース領域８は６の上部境界に沿りてメアンダー形に蛇
行し、これに対応してゲート電極１０もメアンダー形と
なっている。ペース接触４自体もくし形に作られ、下に
向う２つＤ指状部分の間にエミッタ接触６の上に向う指
状部分が収められる。これはエミッタならびにベース接
触６．４の指状組合せ構造と呼ばれているものである。
行し、これに対応してゲート電極１０もメアンダー形と
なっている。ペース接触４自体もくし形に作られ、下に
向う２つＤ指状部分の間にエミッタ接触６の上に向う指
状部分が収められる。これはエミッタならびにベース接
触６．４の指状組合せ構造と呼ばれているものである。
ｇ４図ＶＣ１Ｊ１図のパワー・トランジスタの別の実施
形態を示す。ＣＯ場合エミッタ領或５ｄ矩形又はストラ
イプ形の境界を持ち、ソース領域８とゲート電極１０と
エミッタ接触６もこれに対応して矩形の境界ｒ持つ。ベ
ース接触４には矩形の孔１５があり、ノース領域８の外
縁部に僅かに重なっている。第１図は第４図の１’−Ｉ
’に沿う一面と見られる。第４図は同様な構成の４２島
形エミツタ構造が横に並んで示されている。接続端Ｅと
ｔｔＦｉ両構造の互ｒＣ対応する部分６と１０１Ｃ接続
される。ベース接触４は両エミッタ溝造を覆い、各構造
に対してそれぞれ１つの孔があけられている。
形態を示す。ＣＯ場合エミッタ領或５ｄ矩形又はストラ
イプ形の境界を持ち、ソース領域８とゲート電極１０と
エミッタ接触６もこれに対応して矩形の境界ｒ持つ。ベ
ース接触４には矩形の孔１５があり、ノース領域８の外
縁部に僅かに重なっている。第１図は第４図の１’−Ｉ
’に沿う一面と見られる。第４図は同様な構成の４２島
形エミツタ構造が横に並んで示されている。接続端Ｅと
ｔｔＦｉ両構造の互ｒＣ対応する部分６と１０１Ｃ接続
される。ベース接触４は両エミッタ溝造を覆い、各構造
に対してそれぞれ１つの孔があけられている。
多数のくし形のエミッタ接触６とエミッタ領域５’、
５’、 ５〜を５３図に従って４成し、こｔに対応
するベース構造をつけ加えるかあるいは４４図に示した
鳥形エミッタ構造の多数を半導体物体１の境界面１ａ上
に均等に分布して設けると詩に有利である。これらの構
造の部分４，６および１０ハソれぞれパワー・トランジ
スタの共通接続端Ｅ。
５’、 ５〜を５３図に従って４成し、こｔに対応
するベース構造をつけ加えるかあるいは４４図に示した
鳥形エミッタ構造の多数を半導体物体１の境界面１ａ上
に均等に分布して設けると詩に有利である。これらの構
造の部分４，６および１０ハソれぞれパワー・トランジ
スタの共通接続端Ｅ。
Ｂおよび１１に接（・見される。その際１つのエミッタ
部分領破５″ （Ｉｌｃ３図）は列えは幅すが５０μｍ
。
部分領破５″ （Ｉｌｃ３図）は列えは幅すが５０μｍ
。
長さ約１−のものとすることができる、第３図にｔとし
て示したくし形エミッタ接触構造６の要式ｒｔ例えば５
肩である。エミッタ領域５又は５′の頭載３への進入深
さはα３乃至２μｍとすると効果的である。領域３の厚
さは約３乃至５μｍであり、部分層１ｂの厚さは列えば
１０乃至５０μｍに選ば１する。
て示したくし形エミッタ接触構造６の要式ｒｔ例えば５
肩である。エミッタ領域５又は５′の頭載３への進入深
さはα３乃至２μｍとすると効果的である。領域３の厚
さは約３乃至５μｍであり、部分層１ｂの厚さは列えば
１０乃至５０μｍに選ば１する。
部分層１ｂと２は七ｇ１図のものと異り均等にドープさ
れた１１型層で置き躊えることができる。
れた１１型層で置き躊えることができる。
上１己の実施列の外に各半導体部分が反対伝導型のもの
に置き換えられ、動作に必要な電流と電圧が逆極性にな
っている実施形連も可能である。
に置き換えられ、動作に必要な電流と電圧が逆極性にな
っている実施形連も可能である。
礪１図と第２図はこの発明の互に異った実施列の曲面ｒ
示し、第３図はこの発明によるノくワー・トランジスタ
の平面図、第４図は第５図の実施列を一部変更したパワ
ー・トランジスタの平面図である。 １・・・板状の半導体物体、１ｂと２・・・垂直形バイ
ポーラ・パワー・トランジスタのコレクタ、５・・・べ
−Ｘ、ＴＩ・・・電界効果トランジスタ、１０・・ゲー
ト電極。 ｒｌＩＩＩＩＦ＋１代理人弁理士冨村 ｍ−０Ｐ辷°− ト １ １゛〕、止゛
示し、第３図はこの発明によるノくワー・トランジスタ
の平面図、第４図は第５図の実施列を一部変更したパワ
ー・トランジスタの平面図である。 １・・・板状の半導体物体、１ｂと２・・・垂直形バイ
ポーラ・パワー・トランジスタのコレクタ、５・・・べ
−Ｘ、ＴＩ・・・電界効果トランジスタ、１０・・ゲー
ト電極。 ｒｌＩＩＩＩＦ＋１代理人弁理士冨村 ｍ−０Ｐ辷°− ト １ １゛〕、止゛
Claims (1)
- 【特許請求の範囲】 １）コレクタ接触を備える第１伝導型の半導体物体内に
境界面にベース接触を備えベースを構成する第２伝導型
の領域があり、この領域内に少くとも１つの第１伝導型
エミッタ領域が形成され、阻止状態においてブレークダ
ウン電圧を変化させる回路部分がベース・エミッタ区間
に並列に接続されているバイポーラ・パワー・トランジ
スタにおいて、半導体物体上に集積された電界効果トラ
ンジスタ（Ｔ１）から成るエミッタ・ベース間短絡構造
が設けられていること、この電界効果トランジスタがエ
ミッタ領域（５）と並んでベース構成領域（３）内に形
成された第１伝導型のソース領域（８）を含み、この領
域がベース接触（４）に導電結合されていること、エミ
ッタ領域（５）の縁端区域が電界効果トランジスタ（Ｔ
１）のドレン領域を構成すること、エミッタ領域（５）
とソース領域（８）の間にある領域（３）の部分を覆い
半導体物体（１）から薄い電気絶縁層（９）によつて隔
離されているゲート電極（１０）が設けられ、この電極
がブレークダウン電圧を決める制御電圧に対する制御入
力端（１１）を備えていることを特徴とするバイポーラ
・パワー・トランジスタ。 ２）制御入力端（１１）が導線（１４）を通してコレク
タ接触（７）の接続端（Ｋ）に結ばれていることを特徴
とする特許請求の範囲第１項記載のバイポーラ・パワー
・トランジスタ。 ３）制御入力端（１１）とベース接触（４）の間にツェ
ナーダイオード（ＺＤ）が接続され、導線（１４）に電
流制限抵抗（Ｒ）が挿入されていることを特徴とする特
許請求の範囲第２項記載のバイポーラ・パワー・トラン
ジスタ。 ４）エミッタ接触（６）が複数の指状突起とそれらを結
合するブリッジから成るくし形境界を示すこと、複数の
エミッタ部分領域（５′、５″、５′″）のそれぞれが
指状突起の下に置かれていること、ベース接触（４）も
くし形に作られ、その突起がエミッタ接触（６）の突起
の中間に突き出していることを特徴とする特許請求の範
囲第１項乃至第３項の１つに記載のバイポーラ・パワー
・トランジスタ。 ５）エミッタ領域（５）とエミッタ接触（６）が共にほ
ぼ矩形の境界を持つこと、ベース接触（４）にほぼ矩形
の孔（１５）があり、この孔を取囲む縁端部が電界効果
トランジスタのソース領域（８）の側縁に僅かに重り合
つていることを特徴とする特許請求の範囲第１項乃至第
３項の一つに記載のバイポーラ・パワー・トランジスタ
。 ６）多数のエミッタ領域が半導体物体（１）の境界面（
１ａ）上に並べて設けられていることを特徴とする特許
請求の範囲第１項乃至第５項の１つに記載のバイポーラ
・パワー・トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3435716 | 1984-09-28 | ||
| DE3435716.5 | 1984-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6185866A true JPS6185866A (ja) | 1986-05-01 |
Family
ID=6246662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60213610A Pending JPS6185866A (ja) | 1984-09-28 | 1985-09-26 | バイポーラ・パワー・トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0176771A3 (ja) |
| JP (1) | JPS6185866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010469A1 (fr) * | 1996-09-06 | 1998-03-12 | Mitsubishi Denki Kabushiki Kaisha | Transistor et son procede de fabrication |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0180003A3 (de) * | 1984-09-28 | 1988-01-13 | Siemens Aktiengesellschaft | Bipolarer Leistungstransistor |
| US5128742A (en) * | 1988-04-14 | 1992-07-07 | Powerex, Inc. | Variable gain switch |
| DE10205711A1 (de) * | 2002-02-12 | 2003-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Erfassen eines Durchbruchs eines Bipolartransistors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293292A (ja) * | 1962-06-11 | |||
| US3271640A (en) * | 1962-10-11 | 1966-09-06 | Fairchild Camera Instr Co | Semiconductor tetrode |
| BE788874A (fr) * | 1971-09-17 | 1973-01-02 | Western Electric Co | Module de circuit integre |
| JPS6174362A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Ltd | 半導体装置 |
| EP0180003A3 (de) * | 1984-09-28 | 1988-01-13 | Siemens Aktiengesellschaft | Bipolarer Leistungstransistor |
-
1985
- 1985-08-29 EP EP85110888A patent/EP0176771A3/de not_active Withdrawn
- 1985-09-26 JP JP60213610A patent/JPS6185866A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010469A1 (fr) * | 1996-09-06 | 1998-03-12 | Mitsubishi Denki Kabushiki Kaisha | Transistor et son procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0176771A2 (de) | 1986-04-09 |
| EP0176771A3 (de) | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414560A (en) | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region | |
| US4345265A (en) | MOS Power transistor with improved high-voltage capability | |
| US9041120B2 (en) | Power MOS transistor with integrated gate-resistor | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| JP2692350B2 (ja) | Ｍｏｓ型半導体素子 | |
| US4686551A (en) | MOS transistor | |
| JPH10290011A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| EP0629001B1 (en) | Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor | |
| US6060744A (en) | Semiconductor device with a main current cell region and a current detecting cell region | |
| US5623151A (en) | MOS-gated power semiconductor devices with conductivity modulation by positive feedback mechanism | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| EP0630054B1 (en) | Thyristor with insulated gate and method for operating the same | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| KR100844283B1 (ko) | 반도체 파워 소자 | |
| JPS5921070A (ja) | 半導体装置 | |
| US6037633A (en) | Semiconductor device | |
| JPS6185866A (ja) | バイポーラ・パワー・トランジスタ | |
| US6448587B1 (en) | Circuit incorporated IGBT and power conversion device using the same | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPS62140463A (ja) | 切換可能なエミツタ短絡を有するサイリスタ | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH0312470B2 (ja) | ||
| JPS6185865A (ja) | バイポーラ・パワー・トランジスタ | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| KR100236519B1 (ko) | 전력용 반도체 소자 |