JPS6187475A

JPS6187475A - 水平同期回路

Info

Publication number: JPS6187475A
Application number: JP19430584A
Authority: JP
Inventors: Fumio Shida; 志田　文夫
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1984-09-17
Filing date: 1984-09-17
Publication date: 1986-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明は、テレビジョン機器、特にテレビジ１ン受像
機に使用する水平同期回路に関する。

〔従来技術〕

テレビジョン受像機においては、送出側の映像信号送出
のタイミングに受像機を同期させる必要があるので、複
合映像信号より同期信号を抽出して、それを水平及び垂
直走査の基準信号としている０垂直同期信号はパルス幅が広いので、水平同期信号より
も、雑音成分の影響を受けにくいために、通常は簡単な
ローパスフィルターを用いて垂直同期信号を分離して、
直接垂直発振器を同期させている。

また、垂直発振器を別に持っていない受像機では、垂直
カウンターを直接リセットしている。

一方、水平同期信号は、パルス幅が５μＳ程度であり、
比較的雑音の影響を受けやすいため、水平同期信号で、
直接に水平発振器を同期させずに位相同期ループ（ｐ：
ｃ、ｂ）を構成し、その基準信号として水平同期信号を
使用している◇液晶パルスを表示装置とする液晶ＴＶで
も、水平同期系の構成は同様であり、ＰＩ＋Ｌ系内に含
まれる分局器（カウンター）の出力を用いて必要なタイ
ミング信号を得ている・液晶ＴＶでは・液晶パネルの特長である低電力性を有効
に発揮させるために、ロジック回路部分は、通常０ＭＯ
３構成をとるので、ＰＩ、Ｉ、系はＣＭＯＳ−工Ｃによ
りて実現する必要かある。

ところが、０ＭＯ３−ＩＣでは、アナログ回路の開発が
充分でないことから、パイボーラエＣで使用されている
アナログ的な回路形式がとれないことが多い。

そこで、ＰＬＬ系の構成要素は極力論理素子を用いて実
現することが求められる。　　　　　□第１図に実用化
されている位相比較器の例□を示すが、これは完全に論
理素子だ□けで構成されているＯ第１図に示す位相比較器は、液晶ＴＶの水平同期系の構
成を示す第６図において、チャージポンプ３４と共に用
いられる。

この位相比較器は第２図に示す様に、基準信号入力端子
Ｒ１１と比較信号入力端子Ｖ１２に印加される２信号の
位相差によって出力端子Ｕ１３・Ｄ１４に位相比較出力
を発生する。

第２図のタイミング図を見ると、基準信号Ｒと比較信号
Ｖのエツジ（立下がり）の位相差で動作していることが
わかる。

一般に、受信された複合同期信号には雑菩の混入が多く
見られるので、ＰＬＬ系に対しては雑音成分の除去が求
められるが、第１図の位相比較器では１この要求を満足
できない。

なぜなら、第１図の位相比較器は入力信号のエツジのみ
の情報で動作するために、雑音と同期信号の弁別能力が
全くないからである。

従って、雑音の多い環境で使用されることが予想される
ＴＶ受像機に採用することは不適当であるＯ強いて、この位相比較器を採用する場合には、基準信号
となるべき複合同期信号から、あらかじめ雑音（パルス
性）を除去しておかなければならない。

この雑音除去のための手段は、回路規模がかなり大きく
なるため、充分な能力を持ったものは少なくとも民生品
の段階では採用不能である。

〔目　的〕

本発明は上記の欠点を解決すべく提案されたものであり
、雑音による誤動作の少ない位相比較器を採用すること
により、雑音排除能力の高い水平同期回路を提供するこ
とを目的とするものである◇〔概　要〕本発明によれば、０ＭＯ８−工ｏで容易に実現できるト
ランスミッションゲートを位相比較器として使用するた
め、回路か簡単になり、その動作も入力信号のパルス幅
を情報として取り込むために、耐雑音性能が良好な水平
同期回路を実現できる０〔実施例〕以下、本発明に係る実施例について図面を参照しつつ説
明する。

第４図は本発明の水平同期回路のブロック図であり、第
５図は位相比較器周辺の実施例である。

まず、第４図において、映像信号入力端子４１に入力さ
れた複合映像信号から、同期分離回路　　、４２によっ
て複合同期信号を分離し、位相比較器４３に基準信号と
して供給する。

位相比較器４３は・分周器４６で生成した水平周期のパ
ルスと、複合同期信号とを位相比較し、その位相比較出
力をローパスフィルター４４に供給する。

ローパスフィルター４４で、濾波された位相差信号は、
電圧制御発振器４５の発振周波数を制御する◇ 分周器４６は、電圧制御発振器４５の出力を分周し、液
晶パネルドライバーに必要なタイミング信号群をタイミ
ング信号出力端子４７に出力するりまた、分周器４６は
、位相比較器４３に対し比較信号をも出力するが、その
周期は水平周期であり、パルス幅は水平同期信号と同等
以下である。

第５図は、第４図の同期分離回路４２、位相比較器４３
、ローパスフィルター４４の実施例である０映像信号入力端子５１には同期負の複合映像信号が印加
され、振幅分離トランジスター５２にて同期分離され、
バッファー５３を経て正の同期信号となり、トランスミ
ッションゲートの制御入力端子５５に供給される０　　
　′ 比較信号入力端子５６には、上記の分周器４６からの比
較信号が入力され、トランスミツ、ジョンゲートの信号
入力端子５４に供給される０トランスミツシヨンゲート
の出力端子５７にはローパスフィルターが接続される０このトランスミッションゲートの入出力関係を第６図に
示す。（同期状態である。）同期分離回路４２からの基準信号６２である同期信号で
トランスミッションゲートを制御し、基準信号６２が■
レベルのとき分局器４６からの比較信号６１を取り込む
。

トランスミッションゲートがオンになる期間の同期信号
のレベルが比較出力６３であるＯトランスミッションゲ
ートがオフの期間、即ち基準信号６２がＬレベルの期間
ではローパスフィルターに保持されている電位が比較出
力６３の電位となる。

第６図の様な同期状態を得るためには）電圧制御発振器
４５の制御特性は、第７図の特性が必要である。

トランスミッションゲートは第６図に示す様な位相比較
動作をするか、この位相比較器の動作の特長は・基準信
号６２のパルス幅によって比較出力６３が異なることで
ある。

つまり・雑音が同期分離信号に混入したとき、雑音出力
は通常、同期信号に比してパルス幅が小さいので、比較
出力６３に与え４．る影響が小さい◇このことは、従来
使用されている第１図の位相比較器の欠点が改善されて
いることを意味する。

前述した様に第１図の位相比較器は、Ｒ，Ｖ信号のエツ
ジ部分の位相関係のみで比較出力が決定するので、雑音
と同期信号の弁別能力が全くないことを考えると、本発
明の位相比較器は耐雑音性が非常に向上していることが
わかる・本発明の位相比較器の動作を最も良好にするためには、
垂直同期信号の部分を徽分器等により、パルス幅を水平
同期信号と同程度に整形し、垂直帰線期間でも、位相比
較動作が安定に行なわれる様に配慮することが望ましい
。

〔効　果〕

本発明によれば、位相比較器をＣ＋ＭＯＳ−工Ｃで容易
に実現できるトランスミッションゲートで構成できるう
えに、素子数が従来に比べて非常に少ないので、水平同
期系を安価にし、かつ信頼性の向上が期待できる。

さらに、良好な耐雑音性能のために、特に雑音除法回路
を必要としないことから上記の利点を助長し、テレビジ
ョン受像機の同期性能の向上をもたらすという効果があ
る。

【図面の簡単な説明】

第１図は従来の位相比較器を示す図、第２図はその動作
タイミング図、第６図は従来のテレビジョン受像機の水
平同期回路ブロック図、第４図は本発明の水平同期回路
のブロック図、第５図は位相比較器周辺の実施例を示す
図、第６図は位相比較器の動作タイミング図、第７図は
電圧制御発振器の制御特性を示す図。１１・・・基準信号入力端子只１２・・・比較信号入力端子Ｖ１３．１；４・・・出力端子Ｕ、Ｄ３１．４１・・・映像信号入力端子３２．４２・・・同期分離回路３３．４５・・・位相比較器３４・・・チャージポンプ３５．４４・・・ローパスフィルター３６．４５・・・電圧制御発振器５７．４６・・・分周器３８．４７・・・タイミング信号出力端子５１・・・映
像信号入力端子５２・・・振幅分離トランジスター５３・・・バッファー５４・・・信号入力端子５５・・・制御入力端子５６・・・比較信号入力端子５７・・・出力端子５８・・・比較出力端子６１・・・比較信号６２・・・基準信号６３・・・比較出力以　　上

Claims

【特許請求の範囲】

テレビジョン機器の水平同期回路において、振幅制限さ
れた複合同期信号と、電圧制御発振器の出力から生成さ
れた水平同期信号と同等以下のパルス幅を有するパルス
波とを、それぞれＣＭＯＳトランスミッションゲートの
制御入力端子と、信号入力端子とに印加して、位相比較
動作を行なわせることを特徴とする水平同期回路。