JPS6188340A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データフロ一方式に基づいてパイプライン処
理を行なう情報処理装置に関するものである。

〔従来の技術〕

従来のこの種の情報処理装置については、「画像処理分
野をねらったデータフロー型プロセッサＬＳＩＪ　　（
松本化２臼経エレクトロニクス、　Ｎ１３４０　。

ｐｐ、１８１−２１８．１９８４．４．９．　）に論文
が掲載されている。以下、この論文に基づいて従来例の
説明を行なう。

第４図は従来のこの種の情報処理装置を示し、図におい
て、１は入力制御部、８は出力制御部、２はリンクテー
ブル部、３はファンクションテーブル部、４は待ち合わ
せメモリ部、５はキュ一部、６は演算部、７は出力キュ
一部である。

また第５図は第４図の装置のトークンのフォーマントの
遷移及び各テーブルの内容を示し、同図（ａｌ〜（ｅン
において、９〜１３はトークンであり、トークン９にお
いて、１０１はモジュール番号、１０２は行先アドレス
、１０３はデータであり、トークンＩＩにおいて、１）
２は次行先アドレス、１０５はファンクションテーブル
アドレス、１０６はセレクションコードである。またｌ
−−クン１２において、１０７は待ち合わせメモリアド
レス、１０８はオペコード、トークン１３において、１
３１．１３２はデータ１．データ２である。

また同図（ｆ）〜（ｈ）において、１４〜１６はリンク
テーブル、ファンクションテーブル、待ち合わせメモリ
であり、０〜１２７．０〜６３．０〜５１）はそれぞれ
そのアドレスを示す。またリンクテーブル１４において
、２０５はファンクションテーブルアドレス、２１２は
次行先アドレス、２０６はセレクションコードであり、
ファンクションテーブル１５において、２０７は待ち合
わせメモリアドレス、２０８はオペコードである。また
待５合；ｂせメモリ１６において、２３０はデータであ
る。

次に動作について説明する。

第４図のように構成された情報処理装置に対して、第５
図（ａ）に示すトークン９が入力される。入力側ｆａ１
）部１に到着したトークン９のモジュール番号ＭＮ１０
１はあらかじめこの情報処理装置に与えられているモジ
ュール番号と比較され、不一致ならばこのトークンはそ
のままの形式で出力制御部８に送出されて外部に出力さ
れ、一致した場合のみモジュール番号ＭＮＩＯＩを除い
たトークン１０（同図（ｂ）参照）がリンクテーブル部
２に送出される。

リンクテーブル部２ではトークン１０の行先アドレスＩ
Ｄ１０２をアドレスとしてそのリンクテーブルＬＴ１４
を参照し、ファンクションテーブルＦＴ１５の読出しの
ためのファンクションテーブルアドレスＦＴＡ　２０５
．次にこのトークンがリンクテーブル部２に到着したと
きにリンクテーブルを読み出すための次行先アドレスＩ
Ｄ’２１２、及びこのトークンに対して施すべき命令の
分類を表すセレクションコード５ＥＬ２０６などを読み
出してトークン１０に付加し、新たなトークン１）　（
同図（Ｃ）参照）を構成してファンクションテーブル部
３に送出する。

ファンクションテーブル部３では、ファンクションテー
ブルアドレスＦＴＡ１０５をアドレスとしてそのファン
クションテーブルＦＴ１５を参照し、以後に続くパイプ
ライン段における処理内容を決定するパラメータ群を得
る。得られたパラメータの一部はそのままトークン１）
に付加されるが、他の部分は図示されていない制御部で
再処理され、その結果がトークン１）に付加されて新た
なトークン１２を構成して待ち合わせメモリ部４に送出
される。

例えば、ファンクションテーブル部３が受は取ったトー
クン１）が２オペランド演算の一方のオペランドとなる
トークンであり、他方のオペランドとなるべきトークン
は既に到着して待ち合わせメモリ部４で待機していると
すると、ファンクションテーブル部３においてこのトー
クン１）は演算の種類を表わすオペコード０ＰＣ２０Ｂ
と、２オペランド演算の他のオペランドが格納されてい
る待ち合わせメモリＤＭ１６のメモリアドレスＤＭＡ２
０７とを得てトークン１）に付加してトークン１２（同
図（ｄｌ参照）を構成する。

待ち合わせメモリ部４では、演算の実行に必要な他のオ
ペランドに相当するデータ２３０を読み出して２オペラ
ンド１３１．１３２を備えたトークン１３（同図（ｅｌ
参照）としてキュ一部５に送出する。

キュ一部５はファーストイン・ファーストアラ１−メモ
リで構成されており、このトークン１３がファーストイ
ン・ファーストアウトメモリの先頭に達すると、演算部
６に送出されて演算処理が実行される。演算結果トーク
ンは第５図（ｂ）に示す形式であり、このトークン１０
はリンクテーブル部２へ送出される。

このようにして、入力されたトークンはリンクテーブル
部２．ファンクシッンテーブル部３．待ち合わせメモリ
部４．キュ一部５．演算部６からなるパイプラインリン
グ５０を何回か巡回することにより必要な処理が施され
て、その後再度出力のためにリンクテーブル部２を通っ
てファンクションテーブル部３に行き、ここで出力のた
めの命令を受は取り、待ち合わせメモリ部４とキュ一部
５を経由して出力キュ一部７に送られ、さらに出力制御
部８を経由して外部に出力される。

上記説明から明らかなように、従来の情報処理装置では
これにトークンが入力された場合、一般には演算処理の
ためにパイプラインリングをｎ回巡回し、そして最後に
外部へ出力するためにもう一度バイブラインリング（演
算部は除く）を回ることになる。

従って、もし唯一度の演算処理のみを必要とする入力ト
ークンの場合、本来は上記パイプラインリングを一巡回
すれば処理が完了するのにもかかわらず、出力のために
もう一度パイブラインリングを回らなければならない。

即ち、出力のためのオーバーヘッドが、本来の処理時間
と同じ程度存在することになる。このオーバーヘッドを
相対的に軽減するためには、同一情報処理装置内での演
算処理を多くして、演算処理のためのパイプラインリン
グの巡回回数ｎを大きくすることが考えられる。しかし
ながら、巡回回数を大きくすることは装置に入力される
トークンに対する処理量が増えることを意味し、装置と
してのスループットは巡回回数に対してほぼ１／ｎとな
る。

〔発明が解決しようとする問題点３ 以上説明したように、従来の情報処理装置では同一情報
処理装置内での１つのトークンがパイプラインリングを
巡回する回数を大きくすると、システムスループントが
悪化するという問題があり、また逆にシステムスループ
ットを高めるために、多数の１ｎ報処理装置に処理を分
散配置することによって各情報処理装置のパイプライン
リングの巡回回数を減らすと出力のためめオーバーヘッ
ドが顕在化し、最悪の場合には資源の利用効率がほぼ１
／２になるという問題点がある。

本発明は、上記問題点のうち後者、即ち、出力のための
オーバーヘッドを解消することにより、システムスルー
プットが高（、かつ資源効率のよい情報処理装置を提供
することを目的としてなされたものである。

Ｃ問題点を解決するための手段〕 上記の問題点を解決するために、本発明では演算命令付
与手段によりトークンに付与される情報に新たに分岐情
報を加え、演算処理手段に上記分岐情報に応じてその演
算処理後のトークンをパイプラインリングより分岐させ
るように構成した。

〔作用〕

上記のような手段を講じることにより、演算処理手段か
らの結果出カドークンが、直接、出力制御手段に到達可
能となったので、出力処理のためのパイプラインリング
の巡回が不要となり、出力のためのオーバーヘッドが除
去され、システムスループットの高い情報処理装置が実
現できる。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明の一実施例による情報処理装置を示し、
第２図はそのトークンのフォーマットの遷移及びトーク
ンにより参照されるテーブルメモリの内容を示す。

本実施例装置は従来のものと同様のブロックからなるが
、演算の終了したトークンはキュ一部５ではなく演算部
６より出力キュ一部７．出力制御部８を介して外部に出
力されるようになっており、またファンクションテーブ
ル部３にて該演算部６での分岐を指示するための結果行
先コード（分岐情報）１）９をトークン１）に付与でき
るように、そのファンクションテーブル１５０は結果行
先コード２１９をも記憶するものとなっている。

第３図は上記演算部６の内部構成を示し、図において、
６１はデータ１．２　（１３１，１３２）に対しオペコ
ード１０８に応じた演算を施す演算器、６２はこの演算
器６１の演算結果を結果行先コード１）９に応じてリン
クテーブル部２または出力キュ一部７に出力するセレク
タ、６３は行先アドレス１０２及びモジュール番号１０
１をう・ノチするラッチである。

次に動作について説明する。

第１図のように構成された情報処理装置に対して、第２
図（ａ）に示すトークン９が入力される。入力制御部１
に到着したトークン９のモジュール番号ＭＮ１０１はあ
らかじめこの情報処理装置に与えられているモジュール
番号と比較され、不一致ならばこのトークンはそのまま
の形式で出力制御部８に送出されて外部に出力され、一
致した場合のみモジュール番号ＭＮ１０１を除いたトー
クン１０　（同図（ｂ）参照）がリンクテーブル部２に
送出される。

リンクテーブル部２ではトークン１０の行先アドレスｒ
Ｄ１０２をアドレスとしてそのリンクテーブルＬＴ１４
を参照し、ファンクションテーブルＦＴ１５０の読み出
しのためのファンクションテーブルアドレス（演算制御
情報）ＦＴＡ２０５゜次にこのトークンがリンクテーブ
ル部２に到着したときにリンクテーブルを読み出すため
の次行先アドレスｉＤ’２１２、及びごのトークンに対
して施すべき命令の分類を表すセレクションコード５Ｅ
Ｌ２０６などを読み出してトークン１０に付加して新た
なトークン１）　（同図（Ｃ）参照）を構成してファン
クションテーブル部３に送出する。

ファンクションテーブル部３では、ファンクションテー
ブルアドレスＦＴＡ　１０５をアドレスとしてそのファ
ンクションテーブルＦＴ１５０を参照し、以後に続くパ
イプライン段における処理内容を決定するパラメータ群
を得る。得られたパラメータの一部はそのままトークン
１）に付加されるが、他の部分は図示されていない制御
部で再処理された結果がトークンに付加されて新たなト
ークン１２０（同図（ｄ）参照）を構成し、待ち合わせ
メモリ部４に送出される。

例えば、ファンクションテーブル部３が受は取ったトー
クン１）が２オペランド演算の一方のオペランドとなる
トークンであり、他方のオペランドとなるべきトークン
は既に到着して待ち合わせメモリ部４で待機しており、
かつこのトークンは演算処理後外部に出力されるものと
すると、ファンクションテーブル部３においてこのトー
クン１）は演算の種類を表すオペコード（演算命令コー
ド）ＯＰＣ２０８と、２オペランド演算の他のオペラン
ドが格納されている、待ち合わせメモリＤＭ１６の待ち
合わせメモリアドレスＤＭＡ　１０７と、演算処理を施
された後のトークンの行先が出力キュ一部７であること
を示す結果行先コード（分岐情報）ＲＤＣ２１９、及び
本情報処理装置から出力されたトークンが次に処理され
る情報処理装置を示す次モジュール番号ＭＮ’２１）を
得、これらをトークン１）に付加してトークン１２０を
構成する。なおこの場合、上記リンクテーブル部２で付
加された次行先アドレスＩＤ’２１２はこの次モジュー
ル番号ＭＮ’２１）で示される情報処理装置のリンクテ
ーブルのアドレスを示すものである。

待ち合わせメモリ部４では、演算の実行に必要な他のオ
ペランドに相当するデータ２３０を読み出して２オペラ
ンド１３１，１３２を備えたトークン１３０（同図（ｅ
１参照）としてキュ一部５に送出する。キュ一部５はフ
ァーストイン・ファース［・アウトメモリで構成されて
おり、このトークン１３０がファーストイン・ファース
トアウトメモリの先頭に達すると、演算部６に送出され
て演算処理が実行される。演算部６では、演算器６１に
より上記オペコード０ＰＣ１０８に応じた演算処理を施
した後、トークン１３０の中の結果行先コードＲＤＣ１
０９の内容に従ってセレクタ６２が出力キュ一部７又は
リンクテーブル部２へ結果トークンを送出する。出力キ
ュ一部７に送出する場合の結果トークンの形式は第２図
（ａ）の形式であり、リンクテーブル部２に送出する場
合の結果トークンの形式は第２図（ｂ）の形式である。

以上の説明から明らかなように、ｎ回の演算処理を必要
とする入力トークンは、本発明による情報処理装置によ
れば、パイプラインリングをｎ回巡回することによって
所望の処理を完了して外部に出力することができる。こ
れに対して、従来例の情報処理装置では、出力のための
オーバーへ・ノドが存在するためにパイプラインリング
を（Ｈ＋１）回巡回する必要がある。

この効果は、第６図に示すように、パイプライン形情報
処理装置１００ａ〜１００ｅを多数カスケード接続して
、プログラムを機能分割することによって処理スループ
ットを向上させようとする時に特に重要である。単一の
パイプライン形情報処理装置を用いた場合に、処理のた
めにｍ回パイプラインリングを巡回するものとする。こ
れをこの第６図のようにｍ個のパイプライン形情報処理
装置をカスケード接続したシステムに展開すると、従来
例によれば、それぞれの情報処理装置内で出力のための
処理も含めてパイプラインリングを２回巡回するために
スループットは１／（２ｔｐ）となるのに対し、本発明
による情報処理装置の場合にはそれぞれ１巡回ですむた
めにスループットは１／ｌｐとなる。ここでｔｐはパイ
プラインの１段当たりの所要時間である。

すなわち、最大のスループットを得ようとするシステム
構成に対しては従来例に比べて、近似的にではあるが１
００％に近いスループットの改善がなされる。

なお、上記実施例では入力制御部、出力制御部。

パイプラインリンググの各ブロックをそれぞれ１（固ず
つ有するものについて示したが、本装置内で最も処理速
度の遅い、入力制御部と出力制御部についてはこれを各
々複数個設けることにより、更にスループットを向上さ
せることができる。

また人、出力制御部を１個ずつしか持たないものの場合
、マルチプロセッサは第６図のようなカスケード接続の
ものしか構成できないが、人、出力制御部が２個ずつあ
るものの場合は双方向通信が可能となり、ＦＦＴバタフ
ライ、シャフルネット（バタフライの一種）、２重ルー
プ等多様なネットワークのものを構成でき、プロセッサ
結合トポロジーを容易に構築することができる。

〔発明の効果〕

以上のように、本発明によれば、演算処理手段からの結
果出カドークンが直接出力制御手段に到達可能となるよ
うに構成したので、出力のためのオーハーヘソドが解消
され、システムスループットが高く資源効率のよい情報
処理装置を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるパイプライン形の情報
処理装置の構成を示す機能ブロック図、第２図（ａ）〜
（ｅ）は第１図のパイプライン形情報処理り参照される
テーブルメモリの構成を示す図、第３図は第１図の装置
の演算部の内部構成を示す図、第４図は従来例のパイプ
ライン形情報処理装置の構成を示す機能ブロック図、第
５図（ａｌ〜（ｆＪは、従節５図Ｉｆ）〜（ｈ）は、ト
ークンが参照するテーブルメモリの構成を示す図、第６
図は第１図のバイブライン形情報処理装置を多数カスケ
ード接続して分散処理を行なわせる場合のシステム構成
を示す図である。 図において、１は入力制御部（入力制御手段）、２はリ
ンクテーブル部（行先アドレス変換手段）、３はファン
クションテーブル部（演算命令付与手段）、４は待ち合
わせメモリ部（待ち合わせ手段）５はキュ一部、６は演
算処理手段、７は出力キュ一部、８は出力制御部（出力
制御手段）、５ｏはパイプラインリングである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）データとその演算制御情報を得るための行先アド
   レスとを有するトークンを入力としこれを処理する情報
   処理装置において、入力トークンが要処理入力か否かを
   判定し要処理入力のみを後述するパイプラインリングに
   入力する入力制御手段と、該手段からの非要処理入力ま
   たは後述するパイプラインリングからのトークンを外部
   に出力する出力制御手段と、上記入力制御手段または後
   述する演算処理手段からのトークンにその行先アドレス
   に応じた演算制御情報を付加するとともに該行先アドレ
   スを更新する行先アドレス変換手段、該手段からのトー
   クンにその演算制御情報に応じた演算命令コード及び分
   岐情報を付与する演算命令付与手段、該手段から入力さ
   れるトークンをそろえるトークンの待ちあわせ手段、該
   手段からのトークンに演算を施し上記分岐情報に応じて
   上記行先アドレス変換手段または上記出力制御手段に出
   力する演算処理手段を備えたパイプラインリングとを備
   えたことを特徴とする情報処理装置。