JPS6188618A - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパルス発生装置に係り、特［基準周波数のＩｆ
ｉ制御信号に同期したパルスを主属するの［好４なパル
ス発生装置に関する。

〔発明の背景〕

デジタル回路にお＾ては、入力クロックパルス（以下ク
ロックと略丁〕のバルスタイゼングに合わせて（同期し
１）ＩＢＪ略川略式力パルス生し、かつ上記パルス発生
動作の動作、動作停止が、四囲路に人力される制御信号
パルスに合わせて（１川期して）コントロールできるよ
うｒｘ回Ｍ７１’２ツクが多用される。

纂１図には、上記（２）略ブロックの一例であるＴフリ
ツプフロツプ（以下ＴＦＦと略丁）を示す。

ＣＫはりａツク入力端子で、端子部の丸印はＴＦＦ７５
ｓ人カクΩツク１の豆下りエツジｃａｍレベルのａ１°
レベルからａｏルベルに変化する過渡部フで動作するこ
とを示すものである。

第２凶で纂１図のＴＦＦの動作とその間照点をＢＲ，明
する。萬２図１はクロック、２は第１図ＴＦＦのリセッ
ト端子ＲＫ入力するリセットパルス、３はＴＦＦの出力
端子Ｑρ）らの出力パルスの波形である。リセットパル
ス２か“１ルベルの時、ＴＦＦｋ工動作停止状態となり
、出力５は００ルベルに保たれる。リセットパルス２が
一ローレベルの時ＴＦＦは動作状態になり、りΩツク１
の立下りエツジ毎ｔｌｃ＠ＨＡレベルが反転するような
出力な発生する。

ここで、リセットパルス２．が、論２図で実線でホした
。Ｊ：うな立下り位相をπする場合にり。

Ｑ出力は属２図３の波形となり、リセットパルス２が感
２図で破巌で示し定ような立下り位相を何する場合には
、Ｑ出力はｍ２図３′の波形となる。

一般にデジタルｌＩＩ回路においＣは、クロック１とリ
セットパルス２とを共通の高ＭＩ仮基準クロックから分
周して生成するような場合が多いが。

この休な場合におｉても各々のパルス生成遇根における
ｌ１ｉ１ｉＩ塩ゲ一ト通２１！段数の相違、あるいは使
用する醋理圓略系子の骨性の相違等が存在することによ
り、りΩツク１とリセットパルス２どの位相ｇ＠係を希
望どおりに設計、製造したり。

ま几温度、電源篭圧の変態等に対して女足に保った９す
ることが凶難な場合が多い。

このため、％Ｌリセットパルス２０豆下りとりΩツク１
の豆下りの時点が一般し又し葦りた場合、ＴＦＦの動作
は不簀足となり、Ｑ出力が第２図３と３′となリセット
パルス２のくり返し嚢Ｖこ父互にくり返丁ようになる。

あるいは、リセットパルス２の豆下り位相がりΩツク１
の立下り位４１１を中心として、亀簿篭圧のリップル等
の影譬によりわずかに振動して−る場合に％ｈ。

上記とＩＫ１様にリセットパルス２の豆下り位相に肘し
Ｑ出力の釦生位相がりｏｙりの−くり返し周期分に相当
する時″′１川疋用ジャンプするような発生位相ＫＩＩ
Ｊを生ずる。

つまり、リセットパルス２とりｏｙり１の位相間９ｋＫ
よっては、ＴＦＦのリセットパルス２とＱ出力３との位
相関係か不安定になる恐れがある。

ここで、たとえはリセットパルス２かテレビジ■ン信号
の水平同期信号（あるｉは水平同期ｌｉ号と一足位相圓
係にあるパルス）であり、３がデジタルメモリの動作り
Ωツクあるいは一体達像本子の水平た車用動作りΩツク
であるようｒｘ　ｍ合には、上記メモリあるｉ・工做諏
凧子から読出されｙ：訣猷信号と水平同期１に号との位
相（時１１４］）関係か累平走倉周勘毎に斌動し、メモ
リ装置あるいは同体一連装にの出力か接続されたテレビ
モニタ装置の１ラクノ管面＆Ｃ再庄された訳像が疋皇練
毎に左右にずれてし１５よ５なジシー机象を生ずる。

上記した不女足＃１破を防止する手段とＬ″Ｃ％籍Ｎ陥
５７−４２２５６号公報に記載された従来例がある。こ
の従来例のＩＩＩＪ作原纏を纂５幽で説明する。従来例
はりρνりＩＫ＞ｉしてリセットパルス２の立下りが胤
３図τで示す位相はんいに入ったことな検出しりａνり
を１ρ）ら１’［自動的に切り替えるようにしたもので
ある＠りΩツクが切り替わった後にお％Ａ”（はリセッ
トパルス２のわずかな位相振動等ＩＩｃ対しても出力５
は慕５図に示すように安定に保たれる。

なお、従来？１ＪＫｔは、上記切り替えによりりΩツク
１′が選択された＊、リセットパルス２の立下り位置が
大きく変化し、１′の波形に示したＴの位相はんいに入
った場合は、再度りＱツク切り替えが行なわれクコツク
が１′からＩＫ切り替わる。

ところで、従来例では上記した位相構出はんｉ丁を設け
る必要かあるが、τの憾（時閣臘）はり、Ｑツク周期″
＠　３ＥＶｉＡ７’に対し十分小さな憾にしなけれはな
らなｉｔｈなせｒＬらＴがたとえは１以上の時間１１！
Ｌを持った場合には、嵩３図でクロック１に河するτと
、クロック１′に対するτがＸなってしｔｉ、この結果
クロック１と１′とが常時切り替わりを連続、シ、シた
かって出力５の発生位相が不安定ＩＩｃなり又しまうか
らである。

τが１以下であっても、りａツクＩＫ附するＴとりａツ
ク２に河するτの間に十分な間隔がないとリセットパル
ス２０若干の位相振ＮｊＪに対して上記と同様出力位相
不安定税象を釦生する。

τを設定するため、従来例ではτの遅延時間を待つパル
ス遅延回路が設けられ℃いる。微小遅延時間の共ルス遅
延回路としては、一般Ｌｌｃ論理ゲート（インバータ等
）を多ＪＲ１１列接続した回ｗｔが多く用いられる。

ところが、こり僚ｒｉ遅延回路においては、製造ばらつ
きによる遅延時間のばらつきが大きいこと、あるいは温
度、電源電比等の変動に対する。ｉ！！延時１目」の震
動が大きいことなどから、τの必ＪＭ１匝が小さくなれ
はなるほど設計、！Ａ造か内部にｒｌる。

以上の理由により、りａツク１の〈９返し周阪数が市〈
なり、したかって帛３図のＴが小さい場合［は従来例の
方式は実状か姫しくなる。

したがって、微小かつ？＃ＩＪ梢展のパルス遅延時間τ
の生成が不４６な方式車重れる〇 〔発明の目的〕 本発明は、クロックと制御信号ノ（ルスとを常ＶｃＩ３
Ｊｒ望の一足位相関係に保持でき、したかってこれらの
パルスで動作するフリツプフロツプ等の出力パルスの発
生位相不安定現象が防止できるようなパルス発生装置を
提供するにある。　　□〔発明の概要〕 本発明の要点は、制御信号ノ（ルスあるいはクロックの
パルス位相遅延手段を設け、該遅延手段は遅延時間が外
部側（２）により可変できる構成とし、クロックに河す
る制御ｌｌ１（ｉ！　９）（ルスの位相１・を、ある−
建位摺に保つように上記遅延手段の遅延時間を目ａｆｆ
ｔｌｌ＃したことである。

〔発明の実施例〕

以下１本発明の一夾１ｉｆｔ　ｆｌｌ　’に嵩４図にて
説明する。胤４図４０１ヲ工ＴＦＦであり、クロック１
か１クロツク漏子ＣＫに人力される。−力ＴＦＦ４ａｔ
のリセット端子Ｒｔｃは、入力リセットノ（ルス２を位
相遅延１ｇｌ略４０２で位相遅延した）（ルス２′が入
力される。同時１ＣＴＦＦ４ｏｓのリセット端子Ｒには
パルス２′を、りｏｙり端子ｔ’　Ｋにはクロ、。

ツク１をインバータ４４で憔性反転し几）（パルス４０
５を入力する。

Ｔ　Ｆ　Ｆ　４０５のＱ出力４０６をＤタイプフリップ
゛７　ａ　ｙグ（以′ドＩ）ＦＦと略丁）４０７のＤｙ
ａ子に入力し、ＴＦＦａｏｔのＱ出力５’ｌ（，１）Ｆ
Ｆ４０７□のクロック端子（、”　Ｋ　［入力する。

絽４図実施例の％都鯛作成形を第５図に示す。

Ｔ　Ｆ　Ｆ　４０１お、にヒ４０３のＲに入力されるリ
セットパルス２′かクロック［，４０５に対してφ１で
示す位相からφ２で示す位相の間に立下りな持ｌ・）っ
時、ＴＦＦ４０１のＱ出力６、Ｔ　Ｆ　Ｆ　ａｏｓのＱ
出力４０６はそれぞれ第５図３−１，４０６−１の波形
となる。この時、ｊ）ＦＦ４０７ＶＣクロツクの豆上り
で動作するものを用いれは、クロックＳ−１の豆上り（
’ｏ’レベルから１１ルベルへの１゜レベル変供ｓ）に
おい℃は、Ｄ入力４０６−１カニ常に甲レベルであるか
ら５Ｉ）ＦＦ４０７のＱ出力４０８　ｔＸ記５図４０８
−１　［示すようニ１１°レヘルと’ｒＬる。

次に、リセットノくルス２′か＠５図φλ力）らφ３４
゜の間に立下りｔ持つ時−ＴＦＦ４０５のＱ出力４０６
゜Ｔ　Ｆ　Ｆ　ａｏｌのｑ出力３はそれぞれ第５図４０
６−２．３−２の成形となり、クロック５−２の立。

上りに８いてＤ人力４０６−２が常ｖｃ　Ｍ　ｏ　ｌレ
ベルであるからＤＦＦ４０７のＱ出力４０８は帛５図４
０８″−２に示すように１０ルベルとｒする。

蟲５図の動作をより弐周期で児９と第６図のよう［なる
。胤６図ではリセットパルス２′が菖５図のφ２で示す
立下り位相を待つ珈曾をホ丁。

この時ｒ　ｐ　ｐ　４ｏｓは、出１図の１ｔ″Ｆ鯛作で
銃ｌｌｌ明した様な出力パルスの位相不安定動作状態と
なり％Ｑ出力４０６は第５因４０６−１と４０６−２を
くり返すようになり、出力４０８は°１“レベルになっ
た９１０ルベルになったりする。

出力４０８から弔４図の低域ろ取器４０９　ｋ介し１゜
て電圧４１０を得、この電圧を位相遅延回路４０２の遅
延時間制御電圧とする〇 低域ろ波器４０９にはその−νｌとして抵抗、コンデン
サを用いに構成物を示したが、での他の？ｉ！成のもの
を用いてもよい◎ なお、＠４図の低域ろ阪器儒或例４０９では。

コンチンｆを、ｉｔ圧４１０出力端と１０ルベル篭綜ラ
イン４１１（ここではアー□ス）闇、ｇよび電圧４１０
出力層とＩｌｌレベルｗＬＡライン４１２闇とに設け℃
い、ｂｏこれにより、或謙投入時に、位−”相、ｉ！！
延回路４０２ｉｔｉｌｊ御屯圧の可変はんいの中心櫨近
傍、あるいは位相遅地回路４０２の遅延時間を。

そのＭ延時１司可変な工んｈの中７Ｌ？１直と゛するこ
とができる制卸゛１圧臘の近傍、の電圧１１ＩＬな、イ
ニシャル電圧として発生さゼることη為でさ＾ので、１
１゛常に位相＃！地時同町変はん匹の中央部で動作を開
始できる。’！ｔｌａ投入恢の温良変動等による入力リ
セットパルス２０位相変ｍは１位相辺地回緬の逐時時間
増大あるいは秋少により吸収するが、上記イニシャル動
作［，１：す、阪収可舵位相１・−・父＃はんいを十分
広く一保できる等の効果があるＯ リセットパルス２′の位相が論５図φ１からφ２の間に
ある時、制卸電圧４１０の゛鴫圧憧は１１１し。

ベルに同け℃上昇する。また−２とφ５の間に・０ある
時、同電圧は°０＠レベルに向けて下降する。

φ２の位相にあ□る時は、この近傍でのごくわずかの位
相ずれによって出力４０８０ａ１°レベルと１０“レベ
ルの発生比率か可変となるので、これにより、　１ｌｌ
ｌ＃電圧４１０を一定電圧レベルに保つ。

ことが可能となる。

より℃１位相遅延回路４０２として、制卸電圧４１０が
低くなれはその遅延時間が増大し、制卸。

ＩＥ比４１０か尚〈なれは遅延時間が減少する置注。

のものを用いれは、リセットパルス２′を常Ｋｍｌ“５
図φ２の位相となるよう１１ｔｎ＋できるので、クロッ
ク１に河する人力リセットパルス２０立下・９位相に初
期はらつき、あるいはｌｊｈ度変動等が・あり″′Ｃ％
、リセットパルス２に力するＴ　Ｆ　Ｆ　４０１のＱ出
力３の発生位相が不安定になることはなＩ゛・いＯ また１本実Ｎ例においては、リセットパルス。

２のｆｃ１ツク１に討する位相検出のためにパルス４０
５　ヲ用いるか、パルス４０５ｔＸ（ンパーＪ４０４゜
一段のみで得られるため、従来例のτ設足用遅ｉｌ１延
回路のような設計、ｍ造上の間！＠ヲ工なφ。　。

上記位相遅延回路の一笑施例を嵩７図に示す。

７０１はインバータ、７０２はオア回路である。畠゛７
図の各部励作成形を第８図にボす。入力パルス２ｋＺａ
仇７０５と、コンテンザ７０４．可変谷童゛ダイオード
７０５０合成谷菫との積分特性により位相−Ｍ延されて
、インバータ出カフ０６には謳８゛図７０６のパルスが
得られる。ここで、ダイオ−゛ドア０５は、印加される
逆万同電圧によりその容菫櫨が可変で、１：１′］加逆
電圧が高いほど谷菫詭がＩｌｌ低下する時性をもつ。し
たかってコンデンサ７０４゜にダイオード７０５の谷ｊ
ｔｍＫ比べ　十分大きな容量１区のものを用ｉ、ダイオ
ード７０５にハイイ・ンビーダンス抵抗７０７を介し′
″Ｃ劃卿側圧４１０を印加丁れは、制＃ｍ圧が尚Ｖ４は
ど遅延時間ｔが１・小さくｑる。

褐４図の２′として、＃Ｓ７図、−８図のパルス７０６
を用いてもよいか１本発１ｊｌｊＫではリセットパルス
の一方のパルスエツジ（フリッ７７０ッ１の動作が開始
されるほうのパルスエツジ）の・１゜・１２ み□位相制御できれは良いので、處７図のオア回゛路７
０２の出カフ０８’ｉ＠４図の２′としてもよい。

嵩９図に電圧１ｔｌＩ＃可能な位相遅延回路４０２の他
の夾ＪＭｆｉｌを示す。９０１　、９０２はインバータ
、９０３はオア囲路である。９０４はＰチャンネルＭ′
ＯＳトランジスタ、　　９ＬＩ５　、９０６はＮチャン
ネル。

ＭＯＳトランジスタである。９０４と９０６とでイ。

ンパータが構成される。９０５は９０４と９０６とで。

構成したインバータのローレベル出力時の出力。

インピーダンスを可変するための可変抵仇累子１０とし
ＣＩＩＪ作し、ゲート端子に印〃口される１圧４１０゛
の電圧が＾ｉはど低尋通抵抗値となる。

したがって入力パルス２は１Ｍ０５ｈランジ・スタ９０
５の抵抗１ｆＬとインバータ９０１０入力端　・浮遊容
１ｔ９０７ある−はインバータ９０２の入力１４１・・
浮遊谷型９０８とにより位相−ｉＭ地され℃インバー・
り出力９０９となる。インバータ出力９０９は＠ａ。

図の７０６とｌＷ１様な位相を有゛するパルスである。

オア回路９０５．出力？１０［は帛８図７０８と同僚な
パルスが優られる。

ここで、Ｎチャンネルｈ１０　Ｓ　）ランジスタの９０
５のゲート端子電圧４１０と都連抵抗１直の先述した特
注より、第９図の回路では？１ｉｌＩ＃篭圧４１０が商
いほどパルス９０９の遅延時間が小となり。

嵩７図の回路と同様ｒｌ臀性となる。　　　　　　″な
お、鵡９−のようにＮチャンネルＭＯＳトランジスタを
２ヶ直列に接続するかわりに、ＰチャンネルＭＯＳトラ
ンジスタな２ヶ直列に接続し、七の１ケｖ）Ｐチャンネ
ルＭＯＳトランジスタを出力インピーダンス可変糸子と
し℃用い１・□ることも可能である。この場＠には、Ｍ
ＯＳ　）・ランジスタの特性により、ゲート端子′亀圧
が尚いほどパルス遅延時間か大となる遅延回路となるが
、この時［は帛４図のｊ）ＦＦ４０７のＱ出力４０８の
儲性を反転して用いる。めるいはｌ）　Ｆ　Ｆ　１：。

４０７ノｌ）人力ｖｃＴＦＦ４ｏｓのＱ出力４０６の億
性反転パルスを人力する寺により、こり遅延回路。

を第４図４０２として用いることができる。

嵩１０図、錨１１因には、それぞれ不％切による粥４１
と異なる実施例を示し、第１２図にを工そ、（１の動作
波形をまとめて示す。ｒｒお、第１０図、属１１図にお
いて、萬４図と同−磯舵のグロックには同−査号を句丁
。

第１０因は帛４囚のインバータ４０４　、　Ｔ　Ｆ　Ｆ
２Ｏ３にかわってＤＦＦｌｏｌを用いた実施例であり、
′この他の構成は第４図の実力例と同一である。

Ｌ）ＦＦ１０１にグロックの立上りで動作するものを用
い、りａツク入力端子ＣＩにクロック１を入力する。Ｄ
入力端子にはパルス２′を入力する。

Ｌ）ＦＦ１ｏ１のＱ出力１０２１１！、りａｙ”ｃｖ立
上１１１すＦｑ　ｖｃ　Ｄ入力が１１ルベルであれハ０
０ルベル７９＆、Ｄ入力がｌＯ″レベルであれハ”ｌ”
レベルが出力される。したがってＤ　Ｆ　Ｆ　４０７の
９人力に１）ＦＦ１０１のｑ出力１０２をｆ＃：吹子れ
は第５図で説明したりｑツク１とパルス２′の位相関係
に肘１・して、ＤＦＦ４０７のＱ出力４０８にはｊ１！
５図と１川−の出力４０８−１　、４０８−２が得られ
る。

箇た。嵩６図とＩＩ’ｒｌ−のクロック１とパルス２′
の位相関係すなわちクロック１の立上りとパルス２′の
立下りとが一紋した場合には、先に爲１・１・図のＴＦ
Ｆで説明したのと１司禄なノくルス２′とＤＦＦＦＦ出
力１０仁０ 図１０２に示すＤＦ７”１０１の（出力か得られる。

よって第１２図４０８［示すように．誦６図と同一の１
）ＦＦ４０７Ｑ出力が得られる。

したかつて、ＸｔＯ図の？ｌ１１Ｍ．で得られた位相検
出パルス４０８に．Ｊ：’）、嵩４図と同僚に位相遅地
回ｌ＃！ｔ４０２をコントロールできる。

ｍ１１１ＭｋＸｉｉ１４　４　［）Ｔ　Ｆ　１　４０１
　ＫかえツＩ　ＴＦＦｌｌｌと７−ｆ７すｙ１７Ωツ１
（以下／　−　ＪＪ′Ｆ−ネと略丁）１１２とを用いた
実施例である。／−ｆＦＦＱ）Ｋ端子を１１ルベルの電
圧埴を持つ電源゛ライン１１３に接続する。この時／−
ＫＦＦ１１２のＱ出力１１４ｔＩ　／Ｍ子人力が１１ル
ベルの状態でクロック端子ＣＫｔｔｃ入力されるりＱツ
クが１。

立下ると０１°レベルにｒより．Ｊ端子入力か１０。

レベルの状態でクロックか立下ると１０ａレベル＆Ｃな
る。

ＴＦＦｌｌｌはパルス２′の立下りでｑ出力１１５か−
１−レベルとなるが，１１５が１１ルベルとな，１。

つた直後のクロック１の立下りで，／−ＫＦＦ１１２の
Ｑ出力１１４が１１＠レベルとなると同時にリセットさ
れ，Ｑ出力１１５ヲ工１０ルベルにもどる。したがり℃
この次のクロック１の立下りにおいて／−ＫＦＦのＱ出
力１１４は“ロルベルに”もどり１次のパルス２′の立
下りで７’ＦＦ１１１か動作するｌではＱ出力１１４は
ａＯｅレベルを保つ。

つ筐り第１２図１１４に示す波形とｒｌる。

第１１図ＷＣＣ，　Ｄ　ＦＦ　４０７　Ｑ）Ｉ）人力は
帛４図と同体なＴＦＦ４０３のＱ出力４０６とし，ＤＦ
Ｆａｏ７１・のりａツクとしＣ／−ＫＦＦのＱ出力１１
４を用いれは，總１２図ρλら明らかなようにこの場合
も嵩４図あるいは編１０図の実施例と同一波形特性の位
相検出パルス４０８か得られる。

なお１以上説明した編４図．嵩１０図，雄１１１。

図の構成にかぎらず，さらに他の傳戟たとえは琳４図，
属１０図のＴ　Ｆ　Ｆ　４０１にかえ℃，パルス２’＠
Ｄ入力としパルス１の立下りで動作するＤＦＦを用匹る
あるい＃１′＠蟲４図．藤１１図のＴＦＦ４０５　Ｋカ
Ｌ”Ｃｍ１１ｍノＴ　Ｆ　Ｆ　１１ｔ　、／−４／７ｉ
’１１２　　。

の回路を用いるなどの＋４成によっても本発明は実塊可
舵である。

また１以上説明した実施例は、クロック１の立上りにパ
ルス２′の立下りを一致させる（請５図のφ２の位相と
する）ようにパルス２′の位相゛を自鯛市１１岬し、し
かしてクロック１の豆下りで動作し、パルス２′を動作
、非動作の制卸信号と丁金７リツ１フロップの出力パル
スと、　＊ｔ＋御信勺パルス２′との位相関係な安定に
保つように構成した例であるが、パルス２′の立下りは
必ずしｌ゛もりａツク１の立上りに一致させる必要はな
く。

原理的にはクロック１の立下り位相以外のどこの位相で
あってもよい。たとえば帛４図の笑識例におい℃、イン
バータ４０４にかえて遅延時間ｔ、（ただしｔｌはりａ
ラフ１０１周Ｍより小なる１゜時間１１１　）をｔつパ
ルス遅延囲路を用いれは、鵡５図にてノ橿ルス２′の立
下りをφ１の位相からｔまたけ右方向にずれた位相とな
るよう自１＠割卿でき、この場合でも萬４図Ｔ　Ｆ　Ｆ
　４０１のＱ出力と。

リセットパルス２′との位相関係は安定化できる０、・
さらに１以上説明した実施ｆｌＩにおいては１．・位相
遅延回路４０２でパルス２ｆ：ｉ！Ａ延させる例を示し
たが１位相遅延回路でクロック１を遅延させるように傅
或し又も本発明は夾境可能である。

また１位相構出パルス帖生回路もＤ　Ｆ　／　４０７に
□Ｐａ足されるものではない。

謳１３−には、帛４図と同様な構成であるが。

位相遅延回路４０２馨クロツク１の位相遅延に用い、イ
ンバータ４０４にかわり園足遅延囲略１３１な用い、Ｉ
）ＦＦ４０７ｔｌＣかわりＴＦＦ　１３２　、１５５ｊ
・Ｐチャン不ル！ｋｌＯＳトランジスタ１３４．Ｎチャ
ンネルＭＯＳトランジスタ１５５で構成される位相検出
回路を用いた来ＩＭ例を示す・ −１３図の夾逓例では、ＴＦ１４０１はクロック１′で
、ＴＦＦ４０５ｋＬりａｙｐｌ”ｘ〜だけｓ延しまたり
Ｑツク１３６で動作し、またＴ　ＦＦ　４０１．４０５
とも１人カリセットパルス２でｔｉｔｌｅ作１１ｉＩ＃
される◎ 第１４図に膳１５図の谷部動作成形を示す。パルス２が
＾から−の闇の位相馨ｔつときＴ　／　Ｆ２Ｏ３，、。

のＱ出力４０６．ＴＦＦ４Ｑ１のＱ出力３がそれぞれ４
０６−３　、５−３の１形となり、パルス２が鈎から４
の間の位相？もつとき出力４０６．５−ｂｌそれぞれ４
０６−４．３−４の波形となることは。

膳４図、慕５図の説明から明らかである。　　　′ここ
で、ＴＦ１１５２にインバータ１３７を介した出力６の
惚性反転パルスをタロツクとして入力し、出力４０６を
リセットパルスとして人力する。またＴ　Ｆ　１１５Ｍ
にインバータ１３８を介し℃出力４０６の他性反歓パル
スをりａツク、出力５１（１をリセットパルスこして入
カス金。この時ＴＦＦ１６２のη出力１３９、Ｔ　Ｆ　
Ｆ　１５５のＱ出力１４０の成形ｄ、それぞれ編１４図
の１３９　、　ｉ４０の如くなΦＯ この祷果、パルス２がφ、からφ藝の間ではＰチトヤン
ネルＭＯＳトランジスタ１３４が導通、ＮチャンネルＭ
ＯＳトランジスタ１５５が非導通となるので、１１ルベ
ルの電源ライン１１３から低域ろ敦６４０９に電流が流
入し、出力電圧４１ＣＮ：！”ｌｆレベルに同けて上昇
する。パルス２がφ、からφ。、１゜、２０ の間では、トランジスタ１３４が非導通、１３５が４通
となり、低域ろ波器４０９から−ＯＩレベルの電源ライ
ン１４１（図の例ではアース）ＩＣ同けて２訛永流出し
、出力電圧４１０は°０“レベルに聞けて下降する。

ここで１位相遅延回路４０２に帛７図の出カフΩ６ある
いは第９図の出力９０９を囲路出力つまりパルス１′出
力とするものを用いれば、パルス２がφ４からφ、の間
にある時には、パルス１′（同時に１３６）が５ｇ　１
４図で左側に移動し、φ、からφ・−の間にある時には
右１１１１に移動することＫなり。

φ６の位相関係で位相が安定化される。したがって−１
４図の実施例では、パルス２に苅しＴＦＦ４０３の出力
パルス４０６の光性位相が安定化される。　　　　　　
　　　　　　　　　　　　　　　　・・〔発明の効果〕 本発明によれば、クロックと動作制御信号パルスとの位
相関係を所望の関係に常に一建に保つよう自ａ制・縄で
きるので、上記りｃａｙりで動作し、上記動作制＃信号
パルスで動作、非動作、。

か制■されるフリングフロンプの出力信号の発生位相が
上記制作ｎＪＩＪ姉浦方パルス位相に右しジャン、プす
るようなｍｌ相不安定埃象か元圧しｒｌい。

【図面の簡単な説明】

醜１図はＴＦＦ５示すブロック凶、第２図はＴＦＦの各
部動作叔形図、第３図＆ま公矧従来例り図％帛５．６図
は亀４凶の各部動作波形図。 第７．９図は第４丙の位相遅延回路４Ｌ］２の具体１□
ａ作敦形図である。 １・・・１０ツク　　　　２′・・・動作制御パルス５
　　、　４０６　　、　１０２　　、　１１４・・・フ
リ　ラグフロ　ツク出力４０８・・・位相検出出力　４
０９・・・低域ろ改番４０２・・・ｉｉｔ相遅地逐時路 代着人弁理士　局　４ｉ　　明　矢 筒１図 第２図 〒５図 〒４図 ４ｕ：Ｊ 尤さ図 ４０８−１　’ ４Ｄｌｆ−２，□ 〒６図 ｙ８図 ７０８−−ｆ−−−ゴエＬ− ４３図 Ａｌｌ＋ 粥旧図

Claims (1)

【特許請求の範囲】
1. 第１のパルスの第１の位相で出力の論理レベルが切り替
   わる動作を持ちかつ第２のパルスで上記動作の実行、非
   実行が制御される第１のフリップフロップと、第１のパ
   ルスの、第１の位相とは異なる第２の位相で出力の論理
   レベルが切り替わる動作を持ちかつ第２のパルスで上記
   動作の実行、非実行が制御される第２のフリップフロッ
   プと、該第１のフリップフロップの出力に対する該第２
   のフリップフロップの出力の発生位相が第１の関係にあ
   るとき第１の電圧値の電圧を出力し、第２の関係にある
   とき第２の電圧値の電圧を出力する位相検波手段と、該
   位相検波手段の出力を低域ろ波する低域ろ波手段と、制
   御電圧により第１のパルスあるいは第２のパルスの位相
   遅延量が可変である位相遅延手段とを具備し、上記低域
   ろ波手段の出力を上記位相遅延手段の制御電圧とするこ
   とを特徴とするパルス発生装置。