JPS6188769A - インバ−タ用波形整形回路 - Google Patents
インバ−タ用波形整形回路Info
- Publication number
- JPS6188769A JPS6188769A JP59208889A JP20888984A JPS6188769A JP S6188769 A JPS6188769 A JP S6188769A JP 59208889 A JP59208889 A JP 59208889A JP 20888984 A JP20888984 A JP 20888984A JP S6188769 A JPS6188769 A JP S6188769A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- transformer
- push
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 4
- 230000006698 induction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 102220486332 Mannose-1-phosphate guanyltransferase beta_P12G_mutation Human genes 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インパーク等に使用するトランジスタを交互
にスイッチングして交流波形をつくる際のプノノユブル
トランジスタの短絡電流を防止するインバータ用波形整
形回路に関するものである。
にスイッチングして交流波形をつくる際のプノノユブル
トランジスタの短絡電流を防止するインバータ用波形整
形回路に関するものである。
インバータ等に使用するトランジスタを交互にスイッチ
ングして交流波形をつくるとき、プフンユブルトランジ
スタの立上り、立下りの時間が相手側のトランジスタと
一致するために、大きな短絡電流が流れ、主プッシュプ
ルトランジスタの過熱につながるという問題点があった
。
ングして交流波形をつくるとき、プフンユブルトランジ
スタの立上り、立下りの時間が相手側のトランジスタと
一致するために、大きな短絡電流が流れ、主プッシュプ
ルトランジスタの過熱につながるという問題点があった
。
本発明は、主プッシュプルトランジスタに流れる短絡電
流によってそのトランジスタがｉ８熱状１ミになるとい
う従来の問題点を解決することを目的とするものである
。
流によってそのトランジスタがｉ８熱状１ミになるとい
う従来の問題点を解決することを目的とするものである
。
本発明は、交互にオン・オフさせるプッシュプルトラン
ジスタ回路を用いたインバータ回路において、前記プッ
シュプルトランジスタのそれぞれのベースに与える入力
信号の一方のオフ時刻と他方のオン時刻との間に休止区
間が存在するように上記それぞれの入力信号を発生させ
る回路と、前記休止区間の中間において前記主トランス
の端子間を短絡させる回路とを備えたものであり、これ
によってプッシュプルトランジスタに大きな短絡電流が
流れることを防止するようにしたものである。
ジスタ回路を用いたインバータ回路において、前記プッ
シュプルトランジスタのそれぞれのベースに与える入力
信号の一方のオフ時刻と他方のオン時刻との間に休止区
間が存在するように上記それぞれの入力信号を発生させ
る回路と、前記休止区間の中間において前記主トランス
の端子間を短絡させる回路とを備えたものであり、これ
によってプッシュプルトランジスタに大きな短絡電流が
流れることを防止するようにしたものである。
以下、本発明を図面に示す実施例に基づいて説明する。
第１閣は本発明の実施回路図である。図において、（１
）は２倍周波発振器、（２）〜（４）はパルス幅発生器
、（５）〜（７）はダイオード、（８）は１／２分周器
、（９）及び（１０）はナンド回路、（１１）及び（１
２）は微分回路、（１３）及び（１４）はフリップ・フ
ロップ、（Ｉ５）は主プノノユプルトランジスタスイノ
チ、（１６）は王トランス、（１７）は直流電源、（１
８）はフリップ・フロップ、（Ｉ９）はアンチインダク
タンススイッチングトランジスタ、（２０）及び（２１
）はグイオートである。なお、アンチインダクタンスス
イッチングトランジスタ（１９）は、本実施例では主ト
ランスの一次側を短絡するように構成しているが、王ト
ランス（１６）の二次側を短絡するように構成してもよ
い。
）は２倍周波発振器、（２）〜（４）はパルス幅発生器
、（５）〜（７）はダイオード、（８）は１／２分周器
、（９）及び（１０）はナンド回路、（１１）及び（１
２）は微分回路、（１３）及び（１４）はフリップ・フ
ロップ、（Ｉ５）は主プノノユプルトランジスタスイノ
チ、（１６）は王トランス、（１７）は直流電源、（１
８）はフリップ・フロップ、（Ｉ９）はアンチインダク
タンススイッチングトランジスタ、（２０）及び（２１
）はグイオートである。なお、アンチインダクタンスス
イッチングトランジスタ（１９）は、本実施例では主ト
ランスの一次側を短絡するように構成しているが、王ト
ランス（１６）の二次側を短絡するように構成してもよ
い。
上記回路の各部の動作を第２図に示す波形図を参照にし
ながら説明すると、２倍周波発振器＋ｌｌでは第２図の
＋ａ＋に示すようなパルスｒ１ を出力する。
ながら説明すると、２倍周波発振器＋ｌｌでは第２図の
＋ａ＋に示すようなパルスｒ１ を出力する。
この出力はまずパルス幅発生器（２）に人力され、パル
スｆ、の立ち下がりで立ち上がるパルス「２をＱ Ｆ４
子より出力し、またその反転出力ｒ２′をＱ端子より出
力する（第２図（ｂ））。パルスｒ２はまたパルス発生
器（３）に入力され、同様にその立ら下がりで変化する
パルス信号ｆ、及び「、”を出力する（第２図ｆＣＩ）
。そのパルスｒ、は次のパルス発生器（４）に入力され
、同様にその立ち下がりで変化するパルス信号ｆ４及び
ｆ４°を出力する（第２図ｆｄｌ）。これらのパルス幅
発生器（２）〜Ｉ４）のＱｆｉＭ子出力全出力オード（
５）〜（７（で加算した出力は、ｆ、のように３つのパ
ルス幅が合成された幅のパルス信号となり（第２圀（ｅ
ｌ） 、ナンド回路（９）及び（ｌＯ）に人力される。
スｆ、の立ち下がりで立ち上がるパルス「２をＱ Ｆ４
子より出力し、またその反転出力ｒ２′をＱ端子より出
力する（第２図（ｂ））。パルスｒ２はまたパルス発生
器（３）に入力され、同様にその立ら下がりで変化する
パルス信号ｆ、及び「、”を出力する（第２図ｆＣＩ）
。そのパルスｒ、は次のパルス発生器（４）に入力され
、同様にその立ち下がりで変化するパルス信号ｆ４及び
ｆ４°を出力する（第２図ｆｄｌ）。これらのパルス幅
発生器（２）〜Ｉ４）のＱｆｉＭ子出力全出力オード（
５）〜（７（で加算した出力は、ｆ、のように３つのパ
ルス幅が合成された幅のパルス信号となり（第２圀（ｅ
ｌ） 、ナンド回路（９）及び（ｌＯ）に人力される。
一方、パルス幅発生器（２）のｄ端子出力ｆ、°は、１
／２分周器（８）に入力され、ｆ、”パルスの立ち下が
り毎に反転する矩形波ｆ、及びその反転矩形波ｆ８゛を
出力する（第２図（ｆ））。次のナンド回路（９）及び
（ｌＯ）では、それぞれ矩形波［、とｉ′ｉｉｊ記パル
ス「、のナンド、及び矩形波ｆ、“とパルス【、のナン
ドがとられ、それぞれ信号ｆ、及びｆｌ。が作り出され
る（第２図ｆｇ１． ｆｈｌ） 。
／２分周器（８）に入力され、ｆ、”パルスの立ち下が
り毎に反転する矩形波ｆ、及びその反転矩形波ｆ８゛を
出力する（第２図（ｆ））。次のナンド回路（９）及び
（ｌＯ）では、それぞれ矩形波［、とｉ′ｉｉｊ記パル
ス「、のナンド、及び矩形波ｆ、“とパルス【、のナン
ドがとられ、それぞれ信号ｆ、及びｆｌ。が作り出され
る（第２図ｆｇ１． ｆｈｌ） 。
次の微分回路（１１）及び（１２）では、信号ｆ、及び
ｆ、。を微分して、それぞれその反転信号ｆｌ＋及びｆ
１□を得る（第２図ｆｉ＋、 （Ｊｌ）。次のフリップ
・フロップ（１３）では、信号ｆ１６の立ち下がりでセ
ットされ、信号ｆ、でリセットされた信号ｆ１３を得（
第２図（ト）））、またフリップ・フロップ（１４）で
は、信号ｆ、の立ち下がりでセットされ、信号ｒ＋ｚで
リセットされた信号ｆ、を得る（第２図Ｆｉ＋） 。
ｆ、。を微分して、それぞれその反転信号ｆｌ＋及びｆ
１□を得る（第２図ｆｉ＋、 （Ｊｌ）。次のフリップ
・フロップ（１３）では、信号ｆ１６の立ち下がりでセ
ットされ、信号ｆ、でリセットされた信号ｆ１３を得（
第２図（ト）））、またフリップ・フロップ（１４）で
は、信号ｆ、の立ち下がりでセットされ、信号ｒ＋ｚで
リセットされた信号ｆ、を得る（第２図Ｆｉ＋） 。
第２図の（ＩＴｌｌは、主プッシュプルトランジスタス
イノチ（１５）のオン・オフ動作を示す図であり、入力
ｆ１３＋ ｆｌａのオン区間で十一方向にオンし、入力
の休止区間でオフ状態となる。このオン・オフ信号によ
りバッテリー等の直流型ｉ （１７）を用いて電力増幅
し、主トランス（１６）を介して電力を取り出す。
イノチ（１５）のオン・オフ動作を示す図であり、入力
ｆ１３＋ ｆｌａのオン区間で十一方向にオンし、入力
の休止区間でオフ状態となる。このオン・オフ信号によ
りバッテリー等の直流型ｉ （１７）を用いて電力増幅
し、主トランス（１６）を介して電力を取り出す。
一方、パルス幅発生器（３）の０出力ｆ、゛と同（４）
の０出力ｆ４°をフリップ・フロップ（１８）のり七ノ
ド端子及びセット端子に人力し°（波形１’＋＋＋を作
り出しく第２図＋ｎｌ） 、アンチインダクタンストラ
ンジスタスイッチ（１９）によりダイオード（２０）、
（２１）を通して主トランス（１６）のインダクタン
電流を波形ｒ＋ｓのオン時間だけ短絡して出力波形を整
形する。この回路を用いなかった場合、王トランス（１
６）のカットオフ状態では、主トランス（１６）の−次
側から見た王ブソソユプルトランジスタスイノチ（１５
）のインピーダンスが高くなり、主トランス（１６）の
巻線のインダクタンスによる誘導ｉｌｔ流が流れて出力
波形が歪むため（第２図Ｆ０１参照）、これを防止する
ようにした。出力電圧の波形を第２図（ρ）に示す。
の０出力ｆ４°をフリップ・フロップ（１８）のり七ノ
ド端子及びセット端子に人力し°（波形１’＋＋＋を作
り出しく第２図＋ｎｌ） 、アンチインダクタンストラ
ンジスタスイッチ（１９）によりダイオード（２０）、
（２１）を通して主トランス（１６）のインダクタン
電流を波形ｒ＋ｓのオン時間だけ短絡して出力波形を整
形する。この回路を用いなかった場合、王トランス（１
６）のカットオフ状態では、主トランス（１６）の−次
側から見た王ブソソユプルトランジスタスイノチ（１５
）のインピーダンスが高くなり、主トランス（１６）の
巻線のインダクタンスによる誘導ｉｌｔ流が流れて出力
波形が歪むため（第２図Ｆ０１参照）、これを防止する
ようにした。出力電圧の波形を第２図（ρ）に示す。
第１図において破線で囲んだ回路は、比較電圧回路（２
２）、誤差増幅器（２３）、トランジスタ増幅回路（２
４）によるフォトカプラ （２５）を使用した定電圧制
御回路である。
２）、誤差増幅器（２３）、トランジスタ増幅回路（２
４）によるフォトカプラ （２５）を使用した定電圧制
御回路である。
上述したように本発明によれば、プノノユブルトランジ
スタのオン・オフの立ち上がり、立ち下がり時間に交互
に休止区間を設け、またこの休止区間において上トラン
スの端子間を短絡する構成としたことにより、トランジ
スタに大きな短絡電流が流れることを防止すると共に出
カドランスのインダクタンスによるはねかえり電圧を聞
えることができるという効果を奏するものである。
スタのオン・オフの立ち上がり、立ち下がり時間に交互
に休止区間を設け、またこの休止区間において上トラン
スの端子間を短絡する構成としたことにより、トランジ
スタに大きな短絡電流が流れることを防止すると共に出
カドランスのインダクタンスによるはねかえり電圧を聞
えることができるという効果を奏するものである。
第１図は本発明の実施例を示す回路図、第２図はその動
作を説明するための各部の波形図である。 ＋１１ ： ２倍周波発振器 （２）〜（４）：パルス幅発生器 （５）〜（７）；ダイオード ｔｓ＋ ： １ ／ ２ 分Ｐ１２Ｇ ＋９１． （１０） ：ナンド回路 （１１）、 （１２） ：微分回路 （１３）、 （＋４） ；フリップ・フロ、プ（１５）
：王プフノユプルトランジスクスイノチ（１６ン：主
トランス （１７） ：直流電源 （１Ｂ） ：フリップ・フロフプ （１９） ：アンチイ／ダククンススイノチングトラン
ジスタ （２０）、 （２１） ：ダイオード （２２）二比較電圧回路 （２３） ：誤差増幅器 （２４） ： ｌ−ランジスタ増幅回路（２５） ：フ
ォトカプラ
作を説明するための各部の波形図である。 ＋１１ ： ２倍周波発振器 （２）〜（４）：パルス幅発生器 （５）〜（７）；ダイオード ｔｓ＋ ： １ ／ ２ 分Ｐ１２Ｇ ＋９１． （１０） ：ナンド回路 （１１）、 （１２） ：微分回路 （１３）、 （＋４） ；フリップ・フロ、プ（１５）
：王プフノユプルトランジスクスイノチ（１６ン：主
トランス （１７） ：直流電源 （１Ｂ） ：フリップ・フロフプ （１９） ：アンチイ／ダククンススイノチングトラン
ジスタ （２０）、 （２１） ：ダイオード （２２）二比較電圧回路 （２３） ：誤差増幅器 （２４） ： ｌ−ランジスタ増幅回路（２５） ：フ
ォトカプラ
Claims (1)
- １、交互にオン・オフさせるプッシュプルトランジスタ
回路を用いたインバータ回路において、前記プッシュプ
ルトランジスタのそれぞれのベースに与える入力信号の
一方のオフ時刻と他方のオン時刻との間に休止区間が存
在するように上記それぞれの入力信号を発生させる回路
と、前記休止区間の中間において前記主トランスの端子
間を短絡させる回路とを備えたことを特徴とするインバ
ータ用波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208889A JPS6188769A (ja) | 1984-10-03 | 1984-10-03 | インバ−タ用波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208889A JPS6188769A (ja) | 1984-10-03 | 1984-10-03 | インバ−タ用波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188769A true JPS6188769A (ja) | 1986-05-07 |
Family
ID=16563798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59208889A Pending JPS6188769A (ja) | 1984-10-03 | 1984-10-03 | インバ−タ用波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188769A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202187U (ja) * | 1987-06-19 | 1988-12-27 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838314B1 (ja) * | 1970-08-31 | 1973-11-16 |
-
1984
- 1984-10-03 JP JP59208889A patent/JPS6188769A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838314B1 (ja) * | 1970-08-31 | 1973-11-16 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202187U (ja) * | 1987-06-19 | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| US3909696A (en) | DC-DC converter | |
| US3986052A (en) | Power switching control circuit with enhanced turn-off drive | |
| US4502107A (en) | Full-bridge electronic inverter circuit | |
| JP3767560B2 (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| US4301499A (en) | Inverter circuit with current equalization | |
| US3624485A (en) | Surge current limiting circuitry for direct current to direct current chopper inverters | |
| JPS6188769A (ja) | インバ−タ用波形整形回路 | |
| JPS5863081A (ja) | インバ−タ装置 | |
| JPS5842712B2 (ja) | トランジスタカイロ | |
| JPS635436Y2 (ja) | ||
| US3614664A (en) | Class c bridge oscillator | |
| JPH0422670B2 (ja) | ||
| SU603071A1 (ru) | Однофазный удвоитель частоты | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JP2811377B2 (ja) | 交流電源装置 | |
| SU586532A1 (ru) | Стабилизированный преобразователь напр жени | |
| JPS5814713Y2 (ja) | トランジスタインバ−タ | |
| SU1418869A1 (ru) | Преобразователь посто нного напр жени в посто нное | |
| JPH0431830Y2 (ja) | ||
| RU2014646C1 (ru) | Стабилизатор постоянного напряжения с импульсным регулированием | |
| JPS5855756B2 (ja) | 交流電源装置 | |
| JPH0783619B2 (ja) | インバータ駆動装置 | |
| SU824402A1 (ru) | Усилитель класса "д | |
| KR800000117B1 (ko) | 파형 발생 회로 |