JPS6189632A - レジストパタ−ンの形成方法 - Google Patents

レジストパタ−ンの形成方法

Info

Publication number
JPS6189632A
JPS6189632A JP59211678A JP21167884A JPS6189632A JP S6189632 A JPS6189632 A JP S6189632A JP 59211678 A JP59211678 A JP 59211678A JP 21167884 A JP21167884 A JP 21167884A JP S6189632 A JPS6189632 A JP S6189632A
Authority
JP
Japan
Prior art keywords
resist film
cooling
sensitivity
baking
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59211678A
Other languages
English (en)
Other versions
JPH061759B2 (ja
Inventor
Fumiaki Shigemitsu
重光 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59211678A priority Critical patent/JPH061759B2/ja
Publication of JPS6189632A publication Critical patent/JPS6189632A/ja
Publication of JPH061759B2 publication Critical patent/JPH061759B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造工程に係り、特にレジストパ
ターンの形成方法に関する。
〔発明の技術的背景とその問題点〕
超LSIをはじめとする半導体装置の集積度が高まるに
つれて、微細にしてかつ畠精度のパターン形成技術が要
求されている。このため、許容される寸法精度は非常に
厳しいものとなり、再先端分野では6インチマスク或い
は5インチウェハ内で3σ≦0.1μm(但しσはウェ
ハの平均寸法値に対するばらつきを示す)の寸法精度が
要求され始めている。また、量産ラインで使用されるた
めにはマスク間或いはウェハ間での寸法変動を3σ≦0
.15μmに抑えることが必要であり、一方吊産効果を
高めるためには高感度のレジストが必要とされると共に
、使用する露光6A置(エネルギー照射装置)に適合し
た感度にすべくレジスト膜の感度制御が必要となってい
る。
ところで従来、レジストパターンを形成する場合には、
第5図のフローヂp −1−に示すような方法が採用さ
れている。まず、被処理板(例えばマスク基板)上にリ
ンス1〜を回転塗布法や浸:貞法により塗布する(ステ
ップ100)。次いで、基板上のレジストIlQを所定
の温度(丁b)でオーブン或いは熱板等の加熱手段で加
熱してプリベータを行なう(ステップ101)。次いで
所定時間だけプリベークした後に、レジスト膜を塗布し
た?!Ha理板を常温、常圧中で20〜30分間程度自
然放冷してV温まで冷却する(ステップ102)。次い
で、冷却後の基板上のレジスト膜にそのレジストに応じ
た所定の露光量で露光を行ないくステップ103)、更
に所定の現像処理(ステップ104)およびリンス処理
を施してレジストパターンを形成する。
しかしながら第5図に示した従来方法では、高感度のレ
ジストは解像性が劣るために所望の寸法精度を得ること
が難しく、逆に高解像性を有するレジストは低感度であ
るため量産ラインで必要とする高スルーブツトが得られ
ないという問題があった。また、レジストの感度調整を
同一リンストで行うことがflシ<、露光条件上もプロ
セス」lb制約された条件下でしか使用できず、適切な
条fl下でのレジストパターンを形成することができな
かった。また、プリベーク後の被処理板上のレジスト膜
の感度に差が生じ、高精度のレジストパターンの形成が
困九になるという欠点があった。
〔発明の目的〕
本発明は上記の如き従来技術の欠点を克服するためにな
されたもので、レジスト膜の感度の安定化を図ると共に
任意の感度条件を選択することを容易にし、もって高精
度のレジストパターンを再現性よく形成しうるようにし
たレジストパターンの形成方法を提供するものである。
〔発明の概要〕
上記の目的を達成号−るため本発明は、レジスト膜を露
光した後にベーキングによって転移温度以上まで加熱し
、次いで所定の速度でレジスト膜を冷却して転移温度未
満にした後に、レジスト膜の現像処理を行うようにした
レジストパターンの形成方法を提供づるものである。
本発明に係る上記の如きリンス1−パターンの形成方法
は、下記の3つの知見にもとづいてなされている。
第1の知見は、第5図に示す従来方法で・はブリベータ
後にレジスト膜が被覆された被処理数を自然冷却づ−る
ため、例えば被処理板を立置きした場合には、第6図に
示すような異なる温度の等温線T  、T2.−r3 
(T1>T2>T3)が被処理板で生じるということで
ある。ここで、第6図は被処理(反の冷141中にJj
けるある時間の状態を示しており、J′1間経過に伴っ
て刻々と変化する。第6図に図示づ゛る等)1シ線をも
つ被処理板上のレジストIts!を露光、現像処理した
後のリンス1〜パターンの寸法分イbを精密に測定した
結果、寸法分布と温度分布に強い相関llI係があるこ
とがわかった。
第2の知見(ま、上記の被処理板の自然放冷時にJ3い
て被処理(νを立置きにした場合の冷IA速度は、第7
r21に示づような冷141曲線へに従う速度で冷月1
される−1一部と、冷U1曲線Bにilう速度で冷却さ
れる下部とが被処理板上で(]二じるということである
第7図に図示する曲線Δで冷JJlされた被処理板上の
レジスト膜部分の感度について調べたところ、第8図に
示す曲線A′のような感度特性を示すことがわかった。
同様に第7図に図示する曲1i1Bで冷却された被処理
板上のレジスト膜部分の感度は、第8図に図示する曲線
B′のような感度特イ1を示すことがわかった。これに
より冷却速度と感度特性の間には強い相関関係があり、
これらがパターン寸法の差異を生じさせる原因であるこ
とがわかった。
第3の知見は、第5図に示す従来方法のプリベーク、自
然放冷を経たレジスト膜であっても、露光後、現像処理
前に該レジスト膜のガラス転移点温度TOを越える温度
でベークを行なった後、冷却速度を変化させることによ
って感度が大幅に変化させることができるということで
ある。また、プリベークなどの際のレジスト膜に対する
熱聴歴がどのようなものであっても、現像前に改めて上
記のようにTgを越える温度でベークした後、冷加速度
を変化させることによって感度を変化させつるというこ
とがわかった。
以上の事から、第5図に示す従来技術では冷却過程での
冷却速度を制御していないため、冷却条件により感度が
ふらつき、それが高精度のレジストパターンの形成を困
難に;ノでいる原因であることがわかった。
〔発明の実施例〕
以下、添付図面の第1図乃至第4図を参照して実施例に
もとづき本発明の詳細な説明する。第1図は本発明に係
るレジストパターンの形成方法を説明するフローチャー
トである。レジスト膜の塗布およびプリベークの工程は
第5図に示す従来の工程と同様である(ステップ100
.101>。
プリベークの後にはレジスト膜の冷却がなされるが、こ
の冷部過程は自然放冷その他のいかなる方法によっても
よく、その熱履歴は問われない(ステップ201)。次
いでレジスト膜の露光が行なわれるが、この工程も第5
図の・従来工程と同様である(ステップ103)。  
  □ 露光の後に本発明の第1の特徴である現像前べ一りがな
される(ステップ202)。このベークに要する時間は
、レジスト1賛のガラス転移温度TOを越えるまでの時
間で十分である。例えばポジ型の電子線感応レジストポ
リ(メチルメタクリレート)、ポリ(70ロエチルαク
ロ0アクリレート)の場合には、ベーク時間は5分で充
分であった。
この現像前ベークの後に本発明の第2の特徴である速度
制御された冷却がなされる(ステップ203)。この冷
却速度を制御しあるいは選択することによって、レジス
ト膜の感度を制御あるいは選択することができる。この
冷却工程の後には従来方法と同様にして現像処理(ステ
ップ104)リンス処理等がなされる。
次に添付図面の第2@および第3図を参照して、第1図
に示す本発明方法を実現する加熱冷却装置の一例を説明
する。
第2図は本発明の一実施例に係るレジストパターンの形
成工程に用いられる加熱冷却装置の概略図であり、第3
図は第2因に示す装置の要部拡大断面図である。底部を
除く壁体が断熱材料で形成されたチャンバ1の底部には
薄いガラス板2が設けられている。このチャンバ1内の
土壁には冷却媒体(例えば水)が流通する偏平状の中空
体3が水平に配設されており、この中空体3の両端は冷
却配管4a; 4bを介して冷却流体リザーバ5に連結
されている。入側の冷却配管4aにはポンプ6が介装さ
れている。また、中空体3の下面には吸収率〜9′0%
の酸化アルミニウムからなる受熱板7が水平に設けられ
ている。更に、チャンバ1の左側壁にはバルブ81を介
装したリーク用配管9が連結されており、チャンバ1の
右側壁にはバルブ8□を介装した吸引配管10が3g!
枯されている。この吸引配管10の他端は真空ポンプ1
1に連結されている。チャンバ1底部のガラス板2には
上下動可能でガラス板2と密接乃至11間するホットプ
レート12が配設されている。
次に、第2図および第3図に示す加熱冷却装置を用いて
レジストパターンを形成する方法を具体的に説明する。
まず、ブランクマスク上にガラス転移温度(T O’ 
)崎100℃のE8レジスト(ポリメチルメタクリレー
ト)を回転塗布して厚さ0.6μmrLのレジスト膜を
形成する(レジスト塗布)。その後、180℃で1時1
80?度オーブン等によ・リブリベークし、室温まで冷
却する。なお、露光工程の後には現像前べ=り、温度コ
ントロール付冷却工程が用意されているので、この冷I
J1過程は前述のようにいかなる方法によるものであっ
てもよい。
その後、所定のパターンを電子線露光でH^く。
次いで、第2図及び第3図に示1°如くブランクマスク
13を該マスクと同材質のカセット14に収容し、その
状態で/Jセット14をブーヤンバ1のガラス板上にレ
ジスト19が上面側となるように水平にセクトする。次
いで、バルブ81を閉じてバルブ82を開き、真空ポン
プ11を作動してチャンバ1内のガスを排気して真空!
5を10−’torr程度とした後、ポットプレート1
2のヒータを加熱してブランクマスク13上のレジスト
膜を180°Cで5分間ベークする(現象前ベーク)。
現象前ベーク終了後、直ちにホットプレー1・12を下
方に移動させてガラス板2に対して離間させ!ζ後、ポ
ンプ6を作動して冷却流体リザーバ5内の水を冷却配管
4a、中空体3、冷却配管4bを通して循環させて、中
空体3下面の受熱板7を十分に冷却する。この時、チャ
ンバ1内(よ高真空状態に保たれているICめ、受熱板
7による放射熱伝達のみでブランクマスク13上のリン
ス1〜B9が均一に所定の速度で冷却される。ブランク
マスク13上のレジスト膜の表面温度がそのTOより低
くなった時に、バルブ81を問いてリーク用配管9を通
してN2ガスを10分間程度供給した後、カセット14
と共にブランクマスク13をチャンバ1から取り出す。
次いで、MIBK現像液(液温25℃)で13分間現像
処理を行い[AAリンス液(P&温25°C)での30
秒間のリンス処理を施してブランクマスク上にレジスト
パターンを形成する。なお上記の現咎処理にあたっては
、現像前ベーク後の冷却工程で冷却速度によってコント
ロールされたレジストパターンの感度に応じて現像条件
(現像液cJ磨・温度等)を選択するようにづ−る。
このようにして上記の加熱冷却装置によりレジスト膜の
描画接に現像前ベーク、均一冷却を施した場合には、ブ
ランクマスクの面内での感1臭均−化により目的とづる
高fi′IIIのリンス1−パターンを形成することが
できる。また現像前ベータの後の冷却速度を制御−する
ことによって、所望の感度のレジストパターンをVlて
、現像条件を感度に合わせて適当に選ぶことにJ:り現
像時間を大幅に短縮することができる。
なお上記の実施例において、受熱板として吸収率の異な
る材料を用いて放射熱伝達のみでブランクマスク上のレ
ジスト膜の均一冷却を行なうことによって、感度の安定
化と共に、レジスト膜の感度を8μC/ cm〜0.5
μC/ cmの範囲で変化させることができる。
上記実施例では冷fJI流体すプーバ内の冷却媒体とし
て水を用いたが、この代りに他の冷却液体、或いは冷却
した窒素ガス、アルゴンガス又はフロンガス等を用いて
もよい。
また、本発明方法は第2図及び第3図に図示する加熱冷
却装置を用いて現像前ベーク、速度制御付均一冷却を行
なう場合に限定されない、、例えば第4図に示す如く、
底部に搬送ベルト15が配置された偏平型のチャンバ1
′内の上部に受熱板7を水平に配置し、チャンバ1′内
にカセッ1−14と共にセットしたブランクマスク13
表面のレジスト膜と受熱板7との距11fltdが7m
以下と近接して配置できるような構造の加熱冷却装置を
用いてもよい。
このJ:うな加熱冷却装置より、カセット14のブラン
クマスク13のレジスト膜をホットプレート12による
加熱によって現像前ベークし、ホットプレート12を下
方に移動させた後、中空体3内に水を流通させて受熱板
7を冷却すれば、プリベークされたブランクマスク13
上レジスト膜は受熱(f 7に対して7 mm以下と著
しく近接して配置されているため、チャンバ内を高真空
状態にしたのと同様、放射熱伝達のみでレジスト膜が冷
fdlされ、その結果均−冷u1がなされる。従って、
第4図に図示り”る装置では、チャンバ1′内を高真空
にするための真空ポンプを付設せずに均一冷却を行なう
ことができるという利点がある。
〔発明の効果〕
上記の如く本発明(・は、レジスト膜を露光した後にベ
ーキングによってガラス転移温度以上まで加熱し、次い
で所定の速度で均一にレジストlI9を冷却してガラス
転移温度未満にした後に、レジスト膜の現像処理を行う
ようにしたので、レジスト膜の感度の安定化を図ると共
に任意の感度条件を選択することを容易にし、もって高
精度のレジストパターンを再現性よく形成しうるように
しjこレジストパターンの形成方法を得ることができる
また、本発明では、現像前ベーク後の冷!Jl工程にお
ける冷却速度を上げることによりレジストの増感効果を
秦づ−ることかできるので、現像時間を大幅に短縮して
スルーブツトの低下を抑えることができる。さらに本発
明では、現像前のベークをすることによってそれ以前の
レジスト膜の熱腰歴を無視できので、プリベーク後の冷
却、露光あるいは環境条件に起因するレジス1−面内の
感度のばらつきを除去し、高精度のレジストパターンを
形成することができる。
【図面の簡単な説明】
第1図は本発明方法の工程を説明するフローチャート、
第2図は本発明の一実施例を実現するための加熱冷却装
置の一例の概略図、第3図は第2図に示す装置の要部を
拡大した断面図、第4図は本発明の一実施例を実現する
ための加熱冷却装置の他の例の要部の断面図、第5図は
従来方法の工程を説明するフローチャート、第6図はプ
リベーク後の被処理板を立置きにして自然放冷した時の
温度等方線の説明図、第7図はプリベーク後の被処理板
を立置きにして自然放冷した時の冷却過程を示す特性図
、第8図は第7図に図示した異なる冷却過程のレジスト
部分における露光ωと膜厚残存率のa係を示す特性図で
ある。 1.1′・・・ヂ↑!ンバ、3・・・鍋平状の中空体、
5・・・冷却流量リリ“−バ、7・・・受熱叛、11・
・・真空ポンプ、12・・・ホットプレート、13・・
・ブランクマスク、14・・・カセット、15・・・搬
送ベルト。 出願人代理人  猪  股    清 第2図 ・帛8図     5弓 間 (分) 露 世 量 ′、;’om’、! lC12−

Claims (1)

  1. 【特許請求の範囲】 1、基板上にレジスト膜を塗布形成してベーキングをす
    る第1の工程と、所定波長域の電磁波あるいは所定エネ
    ルギーの粒子線を前記レジスト膜に選択的に照射して露
    光する第2の工程と、ベーキングによつて前記レジスト
    膜を転移温度以上に加熱する第3の工程と、前記レジス
    ト膜を転移温度未満の温度まで所定の速度で冷却する第
    4の工程と、冷却後の前記レジスト膜を現像処理する第
    5の工程とを備えるレジストパターンの形成方法。 2、前記第4の工程におけるレジスト膜の冷却は放射熱
    伝達により行うようにした特許請求の範囲第1項記載の
    レジストパターンの形成方法。
JP59211678A 1984-10-09 1984-10-09 レジストパタ−ンの形成方法 Expired - Lifetime JPH061759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59211678A JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59211678A JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS6189632A true JPS6189632A (ja) 1986-05-07
JPH061759B2 JPH061759B2 (ja) 1994-01-05

Family

ID=16609774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59211678A Expired - Lifetime JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPH061759B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255360A (ja) * 1988-08-22 1990-02-23 Tokyo Electron Ltd レジスト処理装置
JPH02106758A (ja) * 1988-10-14 1990-04-18 Matsushita Electric Ind Co Ltd パターン形成方法
US6450803B2 (en) 1998-01-12 2002-09-17 Tokyo Electron Limited Heat treatment apparatus
WO2004090951A1 (ja) * 2003-04-01 2004-10-21 Tokyo Electron Limited 熱処理装置および熱処理方法
KR100543570B1 (ko) * 1998-08-05 2006-01-20 동경 엘렉트론 주식회사 기판처리방법
JP2025530220A (ja) * 2022-09-09 2025-09-11 アプライド マテリアルズ インコーポレイテッド Euvリソグラフィ用の真空焼成

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5546559A (en) * 1978-09-29 1980-04-01 Fujitsu Ltd Method of fabricating semiconductor device
JPS5614975A (en) * 1979-07-17 1981-02-13 Rhythm Watch Co Ltd Driving circuit of clock motor
JPS56100417A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Forming method for resist pattern
JPS58224078A (ja) * 1982-06-23 1983-12-26 Matsushita Electric Ind Co Ltd ア−ク溶接機
JPS58224079A (ja) * 1982-06-23 1983-12-26 Ishikawajima Harima Heavy Ind Co Ltd タンク内周壁メンプレン溶接装置
JPS5933585A (ja) * 1982-08-19 1984-02-23 Fujitsu Ltd タブレツト式入力方式
JPS59104127A (ja) * 1982-12-07 1984-06-15 Nippon Telegr & Teleph Corp <Ntt> 微細パタ−ン形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5614975B2 (ja) 2009-11-17 2014-10-29 積水化学工業株式会社 排水集合継手

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5546559A (en) * 1978-09-29 1980-04-01 Fujitsu Ltd Method of fabricating semiconductor device
JPS5614975A (en) * 1979-07-17 1981-02-13 Rhythm Watch Co Ltd Driving circuit of clock motor
JPS56100417A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Forming method for resist pattern
JPS58224078A (ja) * 1982-06-23 1983-12-26 Matsushita Electric Ind Co Ltd ア−ク溶接機
JPS58224079A (ja) * 1982-06-23 1983-12-26 Ishikawajima Harima Heavy Ind Co Ltd タンク内周壁メンプレン溶接装置
JPS5933585A (ja) * 1982-08-19 1984-02-23 Fujitsu Ltd タブレツト式入力方式
JPS59104127A (ja) * 1982-12-07 1984-06-15 Nippon Telegr & Teleph Corp <Ntt> 微細パタ−ン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255360A (ja) * 1988-08-22 1990-02-23 Tokyo Electron Ltd レジスト処理装置
JPH02106758A (ja) * 1988-10-14 1990-04-18 Matsushita Electric Ind Co Ltd パターン形成方法
US6450803B2 (en) 1998-01-12 2002-09-17 Tokyo Electron Limited Heat treatment apparatus
KR100543570B1 (ko) * 1998-08-05 2006-01-20 동경 엘렉트론 주식회사 기판처리방법
WO2004090951A1 (ja) * 2003-04-01 2004-10-21 Tokyo Electron Limited 熱処理装置および熱処理方法
US7601933B2 (en) 2003-04-01 2009-10-13 Tokyo Electron Limited Heat processing apparatus and heat processing method
JP2025530220A (ja) * 2022-09-09 2025-09-11 アプライド マテリアルズ インコーポレイテッド Euvリソグラフィ用の真空焼成

Also Published As

Publication number Publication date
JPH061759B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
KR860002082B1 (ko) 레지스트 패턴의 형성 방법 및 장치
JPH0257334B2 (ja)
JPS6189632A (ja) レジストパタ−ンの形成方法
JPS6021522A (ja) レジストパタ−ン形成方法
US4897337A (en) Method and apparatus for forming resist pattern
EP0185366B1 (en) Method of forming resist pattern
JPH0237688B2 (ja)
JPS60176236A (ja) レジスト処理装置
JPH0586642B2 (ja)
JPS61180438A (ja) レジスト処理装置
JPH045258B2 (ja)
JPH0480531B2 (ja)
JPS61156814A (ja) レジストベ−キング方法およびレジストベ−キング装置
JPS60117626A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPS60157225A (ja) レジストパタ−ン形成方法
JPS60263431A (ja) レジストパタ−ンの形成方法
JPH0241896B2 (ja)
US5498769A (en) Method for thermally treating resist film and forming undercut pattern
JPS6042829A (ja) レジストパタ−ンの形成方法
JPS59132619A (ja) レジストパタ−ンの形成方法及びその装置
JPH0746676B2 (ja) レジストパターン形成方法
JPS59231813A (ja) レジストパタ−ン形成方法及びレジスト処理装置
JPS60157224A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPH0464171B2 (ja)
JPS59231814A (ja) レジストパタ−ン形成方法及びレジスト処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term