JPS619008A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS619008A JPS619008A JP12977484A JP12977484A JPS619008A JP S619008 A JPS619008 A JP S619008A JP 12977484 A JP12977484 A JP 12977484A JP 12977484 A JP12977484 A JP 12977484A JP S619008 A JPS619008 A JP S619008A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- voltage
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は定電流回路に関し、時にコンデンサに定電流を
流してその電圧を上昇させ、その電圧を抵抗端に印加す
ることによって定電流を得るようにした定電流回路に関
するものである。
流してその電圧を上昇させ、その電圧を抵抗端に印加す
ることによって定電流を得るようにした定電流回路に関
するものである。
（従来技術〕
従来、時間的に定電流を変化させることのできる定電流
回路は、例えば、コンデンサに定電流を流し、そのコン
デンサ電圧の変化を利用して、抵抗端にその電圧を印加
し゛、その抵抗に流れる電流を利用するようにした回路
で構成されている。
回路は、例えば、コンデンサに定電流を流し、そのコン
デンサ電圧の変化を利用して、抵抗端にその電圧を印加
し゛、その抵抗に流れる電流を利用するようにした回路
で構成されている。
このような鹸電流回路の一例を第１図に示す。
第１図において、■は定電流源あるいはその定−流、Ｃ
は定電流を流し充電するためのコンデンサ、Ｑ３はコン
デンサＣを放電するための第１のトランジスタ、■は該
トランジスタＱ３をオンオフするための入力制御電圧、
Ｑｌ、Ｑ２はコンデンサ電圧Ｖｃをレベルシフトするレ
ベルシフト回路を構成するトランジスタ、Ｒは出力定電
流１ｏｕｔを得るための抵抗である。
は定電流を流し充電するためのコンデンサ、Ｑ３はコン
デンサＣを放電するための第１のトランジスタ、■は該
トランジスタＱ３をオンオフするための入力制御電圧、
Ｑｌ、Ｑ２はコンデンサ電圧Ｖｃをレベルシフトするレ
ベルシフト回路を構成するトランジスタ、Ｒは出力定電
流１ｏｕｔを得るための抵抗である。
次に動作について説明する。制御電圧Ｖをハイレベルに
保つと、トランジスタＱ３はオン状態となる。これによ
り１ランジスタＱ３のコレクタ電位はロウレベルとなり
、コンデンサ電位Ｖｃはほぼ０電位となる。このコンデ
ンサ電位Ｖｃは、トランジスタＱ１で電位がＶＢＨＩ
（）ランジスタＱ１のベースエミッタ間電圧）分だけ
上がり、さらにトランジスタＱ２で電位がＶＢＥ２（ト
ランジスタＱ２のベースエミッタ間電圧）分だけ下がっ
て該トランジスタＱ２のエミッタに伝えられる。この−
圧ｖ２を抵抗Ｒで割・た値が、出力電流■・・ｔとして
該抵抗ＲにトランジスタＱ２より流れ込むことができる
。この場−合には式＋ｌｌかられかるように、電圧■２
がほぼ０であれば、出力電流１ｏｕｔはほぼ０である。
保つと、トランジスタＱ３はオン状態となる。これによ
り１ランジスタＱ３のコレクタ電位はロウレベルとなり
、コンデンサ電位Ｖｃはほぼ０電位となる。このコンデ
ンサ電位Ｖｃは、トランジスタＱ１で電位がＶＢＨＩ
（）ランジスタＱ１のベースエミッタ間電圧）分だけ
上がり、さらにトランジスタＱ２で電位がＶＢＥ２（ト
ランジスタＱ２のベースエミッタ間電圧）分だけ下がっ
て該トランジスタＱ２のエミッタに伝えられる。この−
圧ｖ２を抵抗Ｒで割・た値が、出力電流■・・ｔとして
該抵抗ＲにトランジスタＱ２より流れ込むことができる
。この場−合には式＋ｌｌかられかるように、電圧■２
がほぼ０であれば、出力電流１ｏｕｔはほぼ０である。
次に制御電圧Ｖをロウレベルにすると、トランジスタＱ
３はオフ状態となり、コンデンサＣは定電流■によって
充電される。その時にも出力電流は（ｌ１式であられさ
れる。
３はオフ状態となり、コンデンサＣは定電流■によって
充電される。その時にも出力電流は（ｌ１式であられさ
れる。
第２図は従来の他の例を示す。この回路は、演算増幅ｌ
ｌ０Ｐを使ってコンデンサ電圧Ｖｃを抵抗端Ｒ１に伝え
、出力電流Ｉｏｕｔとして、（１）式で示される電流を
得るようにしたものである。
ｌ０Ｐを使ってコンデンサ電圧Ｖｃを抵抗端Ｒ１に伝え
、出力電流Ｉｏｕｔとして、（１）式で示される電流を
得るようにしたものである。
ｊ 第５図は該第１図、第２図の回路
の動作波形を示す。
の動作波形を示す。
しかしながら、このような従来回路には次のような欠点
があった。即ち、第１図、第２図において、コンデンサ
Ｃを放電するために使うトランジスタＱ３がオンの時に
は、該トランジスタＱ３のゴレクタには該トランジスタ
の飽和電圧が生じており、この電圧が抵抗Ｒに加わり、
制御型、圧Ｖをハイにしているときに出力電流Ｉｏｕｔ
が生じることになっている。つまり、制御電圧Ｖをハイ
にしたときに第５図に示すように意図していない電流、
Ｉｏｕｔが流れるという欠点がある。
があった。即ち、第１図、第２図において、コンデンサ
Ｃを放電するために使うトランジスタＱ３がオンの時に
は、該トランジスタＱ３のゴレクタには該トランジスタ
の飽和電圧が生じており、この電圧が抵抗Ｒに加わり、
制御型、圧Ｖをハイにしているときに出力電流Ｉｏｕｔ
が生じることになっている。つまり、制御電圧Ｖをハイ
にしたときに第５図に示すように意図していない電流、
Ｉｏｕｔが流れるという欠点がある。
、 〔発明の概要〕
この発明は上記のような従来の欠点を除去するためにな
されたもので、抵抗端に定電流を流すトランジスタのベ
ース電位を、入力制御電圧がハイのときにはロウにする
ことにより、この入力制御電圧がハイのときには出力電
流が生じないようにした定電流回路を提供することを目
的としている。
されたもので、抵抗端に定電流を流すトランジスタのベ
ース電位を、入力制御電圧がハイのときにはロウにする
ことにより、この入力制御電圧がハイのときには出力電
流が生じないようにした定電流回路を提供することを目
的としている。
以下・この発明の一実施例を図に゛て説明す
１−る。第３図は本発明の一実施例による定電流
回路を示し、これは第１図の回路に対してトランジスタ
Ｑ４．及赫抵抗Ｒ２，Ｒ３を追加したものである。ここ
でトランジスタＱ４はそのブレフタ力４９ランジスタＱ
２のベースに、そのエミ・ツタがアースに接続されてい
る。抵抗Ｒ２は入力制御電圧の端子とトランジスタＱ３
のベースとの間に挿入され、抵抗Ｒ３は入力制御電圧Ｖ
の端子とトランジスタＱ４のベースとの間に接続されて
いる。
１−る。第３図は本発明の一実施例による定電流
回路を示し、これは第１図の回路に対してトランジスタ
Ｑ４．及赫抵抗Ｒ２，Ｒ３を追加したものである。ここ
でトランジスタＱ４はそのブレフタ力４９ランジスタＱ
２のベースに、そのエミ・ツタがアースに接続されてい
る。抵抗Ｒ２は入力制御電圧の端子とトランジスタＱ３
のベースとの間に挿入され、抵抗Ｒ３は入力制御電圧Ｖ
の端子とトランジスタＱ４のベースとの間に接続されて
いる。
次に動作について説明する。入力制御型１ｖがハイのと
きにはトランジスタＱ４はオンしてトランジスタＱ２は
オフするため、この場合に、は出力電流Ｉｏｕｔが生じ
ない。ここで抵抗Ｒ２，Ｒ３はトランジスタＱ’３．Ｑ
４に流むる電流を調整する働きをする。。また制御電圧
■がロウのときにはトランジスタＱ３．Ｑ４がともにオ
フとなるために（１１式で禿される出力電流Ｉｏｕｔが
流れる。即をこれをより詳しく説明すると、今、電源Ｂ
が投入され、制御電圧■はハイレベルにな？ているとす
る。
きにはトランジスタＱ４はオンしてトランジスタＱ２は
オフするため、この場合に、は出力電流Ｉｏｕｔが生じ
ない。ここで抵抗Ｒ２，Ｒ３はトランジスタＱ’３．Ｑ
４に流むる電流を調整する働きをする。。また制御電圧
■がロウのときにはトランジスタＱ３．Ｑ４がともにオ
フとなるために（１１式で禿される出力電流Ｉｏｕｔが
流れる。即をこれをより詳しく説明すると、今、電源Ｂ
が投入され、制御電圧■はハイレベルにな？ているとす
る。
この場合には、トランジスタＱ３はオンしており、コン
デンサ電圧ＶｃはトランジスタＱ３の飽和電圧となって
いる（コンデンサは放電状態にある）。
デンサ電圧ＶｃはトランジスタＱ３の飽和電圧となって
いる（コンデンサは放電状態にある）。
さらにトランジスタＱ４がオンしているので、トランジ
スタＱ２に流れるベース電流はなくなり、トランジスタ
Ｑ２はオフしてしまう、該トランジスタＱ２がオフすれ
ば出力電流１ｏｕｔが＋１１式によって０となる。
スタＱ２に流れるベース電流はなくなり、トランジスタ
Ｑ２はオフしてしまう、該トランジスタＱ２がオフすれ
ば出力電流１ｏｕｔが＋１１式によって０となる。
第６図は以上のような本実施例回路の動作を時間的に示
したものである。
したものである。
第４図は本発明の他の実施例を示し、これは上記と同様
のトランジスタＱ４と抵抗Ｒ２，Ｒ３を第２図の回路に
対し付加したもので、第３図の場合と同等の動作をする
もの−である。
のトランジスタＱ４と抵抗Ｒ２，Ｒ３を第２図の回路に
対し付加したもので、第３図の場合と同等の動作をする
もの−である。
上記第３図、第４図の実施例回路では制御電圧Ｖがハイ
の場合には出力電流が流れないために、次段の信号処理
回路が複雑となることはなく、また不、必要な電流が流
れないために省電設計、を行なうこと、がｐき５る。
の場合には出力電流が流れないために、次段の信号処理
回路が複雑となることはなく、また不、必要な電流が流
れないために省電設計、を行なうこと、がｐき５る。
以上のように、この発明に係る定電流回路によれば、定
電流出力を得るためのトランジスタをその定電流出力の
不要時にオフするトランジスタを設けたので、回路が簡
単でかつ精度の高いものが得られる効果がある。
電流出力を得るためのトランジスタをその定電流出力の
不要時にオフするトランジスタを設けたので、回路が簡
単でかつ精度の高いものが得られる効果がある。
第１図、第２図は従来の定電流回路の回路図、第３図、
第４図はこの発明の実施例による定電流回路の回路図、
第５図（ａｌ、 （ｂ）は第１図、第２図の回路動作を
説明するための出力電流及び制御電圧の波形図、第６図
ｔａｇ、 （ｂ）は第３図、第４図の回路の動作を説明
するための出力電流及び制御電圧の波形図である。 Ｃ・・・コンデンサ、Ｑｌ、Ｑ２・・・レベルシフト回
路を構成するトランジスタ、Ｒ・・・抵抗、Ｑ３・・・
第１のトランジスタ、Ｑ４・・・第２のトランジスタ。 なお図中同一符号は同−又は相当部分を示す。
第４図はこの発明の実施例による定電流回路の回路図、
第５図（ａｌ、 （ｂ）は第１図、第２図の回路動作を
説明するための出力電流及び制御電圧の波形図、第６図
ｔａｇ、 （ｂ）は第３図、第４図の回路の動作を説明
するための出力電流及び制御電圧の波形図である。 Ｃ・・・コンデンサ、Ｑｌ、Ｑ２・・・レベルシフト回
路を構成するトランジスタ、Ｒ・・・抵抗、Ｑ３・・・
第１のトランジスタ、Ｑ４・・・第２のトランジスタ。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）コンデンサを充電するための定電流源と、上記コ
ンデンサの電圧をレベルシフトするレベルシフト回路と
、そのレベルシフトされた電圧が印加され定電流を得る
抵抗と、制御電圧に応じて上記コンデンサを放電させる
ための第１のトランジスタと、該第１のトランジスタと
同相でオンオフしそのオン時に上記レベルシフト回路の
最終段トランジスタをオフさせる第２のトランジスタと
を備えたことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12977484A JPS619008A (ja) | 1984-06-23 | 1984-06-23 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12977484A JPS619008A (ja) | 1984-06-23 | 1984-06-23 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619008A true JPS619008A (ja) | 1986-01-16 |
Family
ID=15017875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12977484A Pending JPS619008A (ja) | 1984-06-23 | 1984-06-23 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619008A (ja) |
-
1984
- 1984-06-23 JP JP12977484A patent/JPS619008A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3407928B2 (ja) | スイッチング可能な電流源回路 | |
| JPH0521445B2 (ja) | ||
| JPS619008A (ja) | 定電流回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JP2845819B2 (ja) | サンプルホールド回路 | |
| JP2002344258A (ja) | レベルシフト回路 | |
| JPS6083408A (ja) | 電流変換回路 | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPS61264910A (ja) | レベルシフト回路 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPH0537549Y2 (ja) | ||
| JPS61150415A (ja) | プツシユプル出力集積回路 | |
| JPH0246093Y2 (ja) | ||
| JP2781704B2 (ja) | 定電流回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPH044285Y2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS5857821A (ja) | スイッチ回路 | |
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH02244905A (ja) | スイッチ回路 | |
| JPS63177213A (ja) | 定電流回路 | |
| JPH0697740A (ja) | 基準電圧発生回路 | |
| JPH03113905A (ja) | フルレンジ演算増幅回路 |