JPS6190386A - 磁気バブル素子のマイナル−プ配列法 - Google Patents

磁気バブル素子のマイナル−プ配列法

Info

Publication number
JPS6190386A
JPS6190386A JP59209720A JP20972084A JPS6190386A JP S6190386 A JPS6190386 A JP S6190386A JP 59209720 A JP59209720 A JP 59209720A JP 20972084 A JP20972084 A JP 20972084A JP S6190386 A JPS6190386 A JP S6190386A
Authority
JP
Japan
Prior art keywords
minor loop
block
minor
detector
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59209720A
Other languages
English (en)
Inventor
Makoto Suzuki
良 鈴木
Teruaki Takeuchi
輝明 竹内
Masatoshi Takeshita
正敏 竹下
Naoki Kodama
直樹 児玉
Takashi Toyooka
孝資 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59209720A priority Critical patent/JPS6190386A/ja
Publication of JPS6190386A publication Critical patent/JPS6190386A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔先明の利用分野〕 本発明は大容量磁気バブル素子に係り、特に多数のルー
プ状の磁気バブル転送路、いわゆるマイナループを持つ
素子のマイナループ配列法に関するものである。
〔発明の背景〕
磁気バブルメモリ素子はシフトレジスタ型のメモリであ
る。従って、情報の書込み・読出しは順次アクセスによ
シ行わなければならない。このようなメモリではアクセ
ス時間を短かくするために米国特許3,618,054
に記載されているようなメージャ/マイナループ構成を
用いることが一般的に行われる。特に、磁気バブルメモ
リ素子においては、第1図に示すようなメージャライン
/マイナループ構成が用いられている。情報はマイナル
ープ4に記憶され、読出し・晋込みはレプリケートゲー
トまたはスワップゲートを動作させて行う。
読出し時における磁気バブルの検出は、米国特許3.7
02,995 に11載されているようないわゆる厚膜
型検出器が一般に用いられている。厚膜型検出器は、磁
気バブルの転送拡大と検出を同一層の軟磁性体、例えば
パーマロイ(Ni−Fe)で行う。
検出器1に入った磁気バブルは転送されると同時に、転
送方向に対して直角方向に拡大される。通常、拡大する
大きさは1顛前後である。従って、検出器1の幅は1w
n前後になる。また、転送方向の検出器の長さは、・磁
気バブルを拡大するのに十分な長さがあればよいので、
通常0.5 ran程度である。このように検出器は非
常に大きな面積を占めている。
磁気バブルメモリ素子のマイナループ4は、通常1チツ
プの中で複数のブロックに分割されている。読出し用の
検出器1は、各マイナループのブロックに1つずつ配置
されている場合と複数のブロックに1つ配置されている
場合がある。複数のブロックに1つの検出器が配置され
ている例が日本応用磁気学会誌7巻5号270頁、図1
0に示されている。ここで、第2図に示すように検出器
の幅1がマイナループ4のブロックの幅よシ小さい場合
、空間Aができる。従来は、この空間は全く利用されて
いることがなかった。また、前述のように検出器の占め
る面積は必ずしも小さくないので空間Aも無視できる面
積ではない。ここで、各図の2は読出しメージャライン
、3は書き込みメージャライン、5は発生器である。
〔発明の目的〕 本発明の目的は、このように従来利用されていない空間
を有効に利用し大容量な磁気バブルメモリ素子を提供す
ることにある。
〔発明の概要〕
従来は、同一の検出器で読出す各マイナループのブロッ
クはそれぞれ同数のマイナループまたは異なってもたか
だか1〜2ルーズの差のマーカループ群から成っていた
。このループ数の差は、チップ内のアドレスを示すマー
カループ、マイナループの欠陥情報を格納するプートル
ープなどの特殊なループがあることに起因している。そ
のために、利用されない空間人が生じていた。従って、
チップ内の全空間を有効に利用するには、各マイナルー
プブロックを構成するマイナループ数をほぼ同一にする
ことなく必要に応じて増減させればよい。
〔発明の実施例〕
以下、実施例によυ本発明の詳細な説明する。
第3図に1 ’M b X 4の構成の4Mbチップに
本発明を適応した例を示す。図中の詳細な構成はIMb
ブロックについてのみ示しておる。I M b フロッ
クはマイナループ内ビット数2049、有効マーカルー
プ数512の構成となる。また、有効マーカループ以外
に欠陥救済、エラーコレクションのために余分なマイナ
ループが必要である。その数がどれだけ必要であるかは
設計事項であるが通常有効マーカループの15−程度で
ある。ここでは、これら全てを合わせた全ライナループ
数を580とする。このマイナループを2つのブロック
に分ける場合、従来技術では丁度半分の290ループず
つの群に分けるのが一般的であった。しかし、それでは
前述のような空間ができるため、本発明を適用し検出器
の下のプロツクエは275ルーズのマイナループで、検
出器横のブロックIは305ルーズのマイナループでそ
れぞれ構成する。これによシ、チップ内の無駄な空間は
なくなシ、1テツプ当シの記憶密度を上げることができ
る。なお、第3図の構成では各ブロックは1ピツトおき
に情報を読み書きし、それぞれをマージ(合流)するこ
とによ多連続的に読み書きが行なわれる。しかし、本発
明では両ブロックのマイナループ数が異なるため、デー
タの先頭部分または後尾部分あるいはその両方に1ピツ
トおきにしか情報が現れない部分が生じる(どの部分が
そのようになるかは、各ブロックの先頭ビットから検出
器までのビット数による)。この部分の処理方法として
は次の2つが考えられる。(1)前述の1ピツトおきに
しか情報がでて来ない部分では、情報のないビットを仮
想的な欠陥ビットとする。(2)マージすべき相手のな
いマーカループ部では、メージャラインを構成する転送
路の周期を他の部分の倍にし、その部分だけは片方のブ
ロックで連続して情報ができるようにする。
なお、左右のブロックの先頭ビットから検出器までのビ
ット数は互に1ビツト異なるように転送路の周期を選ぶ
ことが望ましい。
第4図に別の実施例を示す。第3図の実施例と比べてマ
イナループブロックのマイナループ数は同じであるが、
メージャラインの配置方法が異なる。従って、マイナル
ープブロックIと■ではマイナループの向きが180°
異なる。すなわち、ブロックlでは左端に読出しのため
のレプリケートゲートが付いているのに対して、ブロッ
クIでは右端にレプリケートゲートが付いている。また
、第3図ではメージャライン上で2ピツトに1つのマイ
ナループが付いていたが、本実施例では1ピツトに1つ
のマイナループが付いている。すなわち、連続して読出
し書込みができる構成になっている。本実施例において
も、ブロック■からでてくる情報とブロック■からでて
くる情報の接続部において何ら情報のない空白ピットが
生じる。これは、前述の実施例と同様に仮想的な欠陥ビ
ットとして処理すればよい。
〔発明の効果〕
以上に述べたように、本発明によシチツプ内の無駄な空
間がなくなり、チップ当シの記憶密度を向上させる効果
がある。なお、実施例として、1つの検出器に属するマ
イナループが2つの群からなる場合について述べたが、
3つ以上の群からなる場合も全く同様のことが言える。
又、各マイナループ群をメージャラインで接続する方法
については、実施例で述べた方法以外にも多くの方法が
ある。
【図面の簡単な説明】
第1図はメージャ/マイナループ構成の模式図、第2図
は2つのブロックのマイナループ群から成る素子の構成
図、第3図および第4図は本発明の実施例を示す構成図
である。 1・・・検出器、2・・・読出しメージャライン、3・
・・書込みメージャライン、4・・・マイナループ、5
・・・発茅10 ’jj x W

Claims (1)

    【特許請求の範囲】
  1. 磁気バブルを循環して転送する小ループ群と該小ループ
    を接続する磁気バブル転送路とから成り、かつ該小ルー
    プ群が2つ以上の群より構成された磁気バブル素子にお
    いて、チップ上で該小ループ配列方向の延長上に検出器
    がある該小ループ群を構成する小ループ数がその他の該
    小ループ群における小ループ数より3以上小さいことを
    特徴とする磁気バブル素子のマイナループ配列法。
JP59209720A 1984-10-08 1984-10-08 磁気バブル素子のマイナル−プ配列法 Pending JPS6190386A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59209720A JPS6190386A (ja) 1984-10-08 1984-10-08 磁気バブル素子のマイナル−プ配列法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59209720A JPS6190386A (ja) 1984-10-08 1984-10-08 磁気バブル素子のマイナル−プ配列法

Publications (1)

Publication Number Publication Date
JPS6190386A true JPS6190386A (ja) 1986-05-08

Family

ID=16577528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59209720A Pending JPS6190386A (ja) 1984-10-08 1984-10-08 磁気バブル素子のマイナル−プ配列法

Country Status (1)

Country Link
JP (1) JPS6190386A (ja)

Similar Documents

Publication Publication Date Title
EP0262867B1 (en) Integrated circuit with memory self-test
US5864505A (en) Random access memory with plural simultaneously operable banks
JPS6238590A (ja) 半導体記憶装置
JPS61267846A (ja) メモリを有する集積回路装置
US4159412A (en) Magnetic bubble memory chip synchronization and redundancy
JP3786993B2 (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
US4090251A (en) Bubble memory redundancy storage
EP0735537B1 (en) Apparatus and method for reading and writing data
JPS6190386A (ja) 磁気バブル素子のマイナル−プ配列法
JPS60210000A (ja) フエイルメモリ
Mazumder et al. Design and algorithms for parallel testing of random access and content addressable memories
CA1111557A (en) Fault tolerant bubble memory with redundancy using a stationary register on a single chip
KR100336951B1 (ko) 병렬블럭기입동작을사용하여메모리회로를테스팅하기위한방법및장치
JPS63308783A (ja) 記憶装置
CA1299289C (en) Integrated circuit with memory self-test
JPS60103582A (ja) 磁気バブルメモリ試験方法
JPS59180879A (ja) 磁気バブルメモリ素子
JPS5841592B2 (ja) 磁気バブルメモリの試験方法
JPS59121685A (ja) 磁気バブルメモリテスト方法
JPS5994291A (ja) 磁気バブルメモリ素子
JPS58203691A (ja) バブルメモリの試験方法
JPS63204584A (ja) 磁気バブルメモリ素子
JP2003109399A (ja) 半導体記憶装置および半導体記憶装置の設計開発方法
JPS59101090A (ja) 記憶装置
JPS62137793A (ja) 磁気バブル装置