JPS6191966A - 半導体装置用電極材料及びそれを用いた電界効果トランジスタ - Google Patents
半導体装置用電極材料及びそれを用いた電界効果トランジスタInfo
- Publication number
- JPS6191966A JPS6191966A JP59212730A JP21273084A JPS6191966A JP S6191966 A JPS6191966 A JP S6191966A JP 59212730 A JP59212730 A JP 59212730A JP 21273084 A JP21273084 A JP 21273084A JP S6191966 A JPS6191966 A JP S6191966A
- Authority
- JP
- Japan
- Prior art keywords
- electrode material
- substrate
- semiconductor device
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
〉″ ３゜発明は化合物半導体を基板としア用いた半導
体装置の電極材料及びそれを用いた電界効果トランジス
タに関す号ものである。
体装置の電極材料及びそれを用いた電界効果トランジス
タに関す号ものである。
（従来の技術）
ガリウム砒素（ＧｃＬＡｓ）を基板として用いたショッ
トキ障壁ゲート型電界効果トランジスタ（ＭＥＳ −Ｆ
ＥＴ ）による大規模集積回路はシリコンによる集積回
路をはるかに超えて、高速且つ低消費電力で動作するも
のとして開発が盛んに行なわれている。この集積回路を
製造する工程において、ソース及びドレイン領域はＧａ
Ａ、基板へのシリコンイオンの打ち込みによって形成し
、このシリコンイオンの打ち込み領域を電気的に活性化
するため、８００〜８５０℃の温度によるアニール処理
が必須である。そこでゲートなどに使用される電極材料
がａａｈｓ基板との界面における耐熱性が充分大きく、
アニール処理に耐え得るものであれば製造工程の順序組
立ての自由度が大きくなる。即ち、アニール処理に充分
耐え得るような耐熱性の優れに電極材料が存在すると、
先ずゲート電極を基板に形成し、次にこのゲート電極を
マスクとしてドレイン、ソース両佃域にイオンの打ち込
みを行い、続いて８００〜８５０℃のアニール処理忙よ
る活性化を行うことによって、いわゆる自己長合により
集積回路を形成することＫなり、晶倒なマガク合せの必
要がなく、非常に有利である− （発明が解決しようとする問題点） しかるにこれまで上述のような充分に＃を熱性を持つ電
極材料は殆ど見つかっておらず、最近ＷＳｉ系合金が提
案され、一応澗足すべき結果が得られたのが唯一の例で
ある。しかし、この合金は選択性が強く単一合金ターゲ
ットからは組成が一定の膜を制御良く形成することがで
きず、最適組成の［極膜を得るためＫは複数の夛−ゲッ
トを用いたコスパッタリング技術を用いねば′ならア、
電極膜形む高度の技術を要ずぶ。
トキ障壁ゲート型電界効果トランジスタ（ＭＥＳ −Ｆ
ＥＴ ）による大規模集積回路はシリコンによる集積回
路をはるかに超えて、高速且つ低消費電力で動作するも
のとして開発が盛んに行なわれている。この集積回路を
製造する工程において、ソース及びドレイン領域はＧａ
Ａ、基板へのシリコンイオンの打ち込みによって形成し
、このシリコンイオンの打ち込み領域を電気的に活性化
するため、８００〜８５０℃の温度によるアニール処理
が必須である。そこでゲートなどに使用される電極材料
がａａｈｓ基板との界面における耐熱性が充分大きく、
アニール処理に耐え得るものであれば製造工程の順序組
立ての自由度が大きくなる。即ち、アニール処理に充分
耐え得るような耐熱性の優れに電極材料が存在すると、
先ずゲート電極を基板に形成し、次にこのゲート電極を
マスクとしてドレイン、ソース両佃域にイオンの打ち込
みを行い、続いて８００〜８５０℃のアニール処理忙よ
る活性化を行うことによって、いわゆる自己長合により
集積回路を形成することＫなり、晶倒なマガク合せの必
要がなく、非常に有利である− （発明が解決しようとする問題点） しかるにこれまで上述のような充分に＃を熱性を持つ電
極材料は殆ど見つかっておらず、最近ＷＳｉ系合金が提
案され、一応澗足すべき結果が得られたのが唯一の例で
ある。しかし、この合金は選択性が強く単一合金ターゲ
ットからは組成が一定の膜を制御良く形成することがで
きず、最適組成の［極膜を得るためＫは複数の夛−ゲッ
トを用いたコスパッタリング技術を用いねば′ならア、
電極膜形む高度の技術を要ずぶ。
この発明の目的はアニール処理く充分耐えられるような
耐熱性に侵れ、膜形成が容易にできる電極材料を提供す
ること忙あり、このような電極材料の出現によって、電
極はマスクとしても使用され、ＭＥＳ −ＦＥＴの製造
が大幅に簡略化され、且つ、その性能が向上すること忙
なる。
耐熱性に侵れ、膜形成が容易にできる電極材料を提供す
ること忙あり、このような電極材料の出現によって、電
極はマスクとしても使用され、ＭＥＳ −ＦＥＴの製造
が大幅に簡略化され、且つ、その性能が向上すること忙
なる。
（問題点を解決するための手段）
以下、この発明を図面により説明すると、第２図は希土
類元素の六回化物（ＲｇＢ６） の模式構；告図を示
し、六回化物は希土類原子（Ｒｇ） を硼素（Ｂ）の
作る正八面体によって取り囲んだ借造となっている。モ
してＢ−Ｈの強い共有結合のために、生成熱の大きく、
安定な化合物であり、その融点は２５００℃前後と極め
て高い、その上、ユーロピウム（Ｉｓ） 及びサマリ
ウム（Ｓ？７Ｌ） の六回化物を除いて４ｆ希土類元
素の六回化物は２Ｘ１０−５〜１０−’ｎ、ｃＩｎの低
い比抵抗を有している。
類元素の六回化物（ＲｇＢ６） の模式構；告図を示
し、六回化物は希土類原子（Ｒｇ） を硼素（Ｂ）の
作る正八面体によって取り囲んだ借造となっている。モ
してＢ−Ｈの強い共有結合のために、生成熱の大きく、
安定な化合物であり、その融点は２５００℃前後と極め
て高い、その上、ユーロピウム（Ｉｓ） 及びサマリ
ウム（Ｓ？７Ｌ） の六回化物を除いて４ｆ希土類元
素の六回化物は２Ｘ１０−５〜１０−’ｎ、ｃＩｎの低
い比抵抗を有している。
そこで、上述の希土類元素の六回化物につい゛Ｃ半導体
装置の電極材料として用い得るものであるか鋭意検討、
実験を行った結果、ＲｓＢＡと化合物半導体、特にＧｃ
Ａｓと付着した界面は８５０℃の高温に対して安定であ
ることを見出し、この発明を完成した。即ち、この発明
は希土類元素の六回化物を化合物半導体を基板として用
いたｔ導体装置の電極材料として用いたことを特徴とす
る。
装置の電極材料として用い得るものであるか鋭意検討、
実験を行った結果、ＲｓＢＡと化合物半導体、特にＧｃ
Ａｓと付着した界面は８５０℃の高温に対して安定であ
ることを見出し、この発明を完成した。即ち、この発明
は希土類元素の六回化物を化合物半導体を基板として用
いたｔ導体装置の電極材料として用いたことを特徴とす
る。
この発明に用いる希土類元素の六回化物（ＲｇＢｓ）と
しては比抵抗を考慮すると、４ｆ希土類元素の六回化物
が好ましく、特にランタンの大破化？Ｉ（ＬａＢ６）は
融点が２７１５℃と高く、電気抵抗が単結晶で８．９μ
Ω・創、蒸着膜で２０〜１００μΩ・副と低く、且つ熱
膨張係数が５．６ Ｘ １０−′ とａａｈｓの熱膨
張係数と殆ど等しいなどの優れた特性を有し、ＧｃＬＡ
ｓを基板として用いた半導体装置の電極材料として好適
であるが、他にセリウム（Ｃｅ）、プラセオジム（Ｐｒ
）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、テをピ
ウム（Ｔｂ）、イッテルビウムＣＹｂ）の六回化物及び
それらの混晶も高耐熱性電極材料として用いることがで
きる。
しては比抵抗を考慮すると、４ｆ希土類元素の六回化物
が好ましく、特にランタンの大破化？Ｉ（ＬａＢ６）は
融点が２７１５℃と高く、電気抵抗が単結晶で８．９μ
Ω・創、蒸着膜で２０〜１００μΩ・副と低く、且つ熱
膨張係数が５．６ Ｘ １０−′ とａａｈｓの熱膨
張係数と殆ど等しいなどの優れた特性を有し、ＧｃＬＡ
ｓを基板として用いた半導体装置の電極材料として好適
であるが、他にセリウム（Ｃｅ）、プラセオジム（Ｐｒ
）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、テをピ
ウム（Ｔｂ）、イッテルビウムＣＹｂ）の六回化物及び
それらの混晶も高耐熱性電極材料として用いることがで
きる。
半導体装置の基板として用いる化合物半導体としては、
ＧａＡ、の他にＧａＰ 、 Ｉ＠Ａ８、ＩｎＰなどの■
−■族化合物半導体が代表的なものとして挙げられる。
ＧａＡ、の他にＧａＰ 、 Ｉ＠Ａ８、ＩｎＰなどの■
−■族化合物半導体が代表的なものとして挙げられる。
化合物半導体基板に対する電極としての希土類元素の六
回化物の蒸着は電子銃によって行うのが簡便であシ、具
体的には単結晶若くは粉末を焼結したベレ、ットをター
ゲットに用いる。蒸着は通常の電子ビーム装置によって
行うことができ、例えばＬａＢ、の場合、基板温度が３
００℃以下では非晶質の膜が形成し、３００℃以−上で
は多結晶の化学当量組成の膜が得られる。
回化物の蒸着は電子銃によって行うのが簡便であシ、具
体的には単結晶若くは粉末を焼結したベレ、ットをター
ゲットに用いる。蒸着は通常の電子ビーム装置によって
行うことができ、例えばＬａＢ、の場合、基板温度が３
００℃以下では非晶質の膜が形成し、３００℃以−上で
は多結晶の化学当量組成の膜が得られる。
（作用）
このように化学物半導体基板上に形成した蕪土類元素の
カー化物蒸着膜は電気抵抗が２０〜１００μΩ・二で、
茜ｓｏ℃の温度に対して充分に安定でおシ、耐熱性電極
材料として好適であった。
カー化物蒸着膜は電気抵抗が２０〜１００μΩ・二で、
茜ｓｏ℃の温度に対して充分に安定でおシ、耐熱性電極
材料として好適であった。
（実施例）゛
次にこの発明をＧ（ｚＡｓ半導体基板にランタンの六回
化物（ＬａＢ、’）を電極材料メして用いて電極を形成
する方法を第１図によシ説明すると、ｎＭＧａｋｓ基板
ｌ（不純物濃度＝ ３’Ｘ １０”ｃＩｎ−” ）に
■・αＢ６膜コを室温で電子銃により ０．５μｍの厚
さで′ｌ蒸着しく第１図（α））、続いて蒸着膜コ上に
７オトレジストを″塗布後パターンを露光し忙必要部分
３を残して除去シ（第１図（ｂ））、次にこのフォトレ
ジスト３をマスクとして熱Ｈ，Ｏ，液にょシ蒸着膜コの
エツチングを行い（第１図（Ｃ））、最後に７オトレジ
ストを除去して第１図（ｄ）に示すようなショットキダ
イオードを形成した。
化物（ＬａＢ、’）を電極材料メして用いて電極を形成
する方法を第１図によシ説明すると、ｎＭＧａｋｓ基板
ｌ（不純物濃度＝ ３’Ｘ １０”ｃＩｎ−” ）に
■・αＢ６膜コを室温で電子銃により ０．５μｍの厚
さで′ｌ蒸着しく第１図（α））、続いて蒸着膜コ上に
７オトレジストを″塗布後パターンを露光し忙必要部分
３を残して除去シ（第１図（ｂ））、次にこのフォトレ
ジスト３をマスクとして熱Ｈ，Ｏ，液にょシ蒸着膜コの
エツチングを行い（第１図（Ｃ））、最後に７オトレジ
ストを除去して第１図（ｄ）に示すようなショットキダ
イオードを形成した。
このダイオードＫＳｊＯ，キャップ層をかぶせてフォー
ミングガス中で５００℃で３０分、６００℃に昇温して
５０分と、１００℃宛昇温して９００℃までアニール処
理してダイ゛オニド特性のｎ値を調べたところ、ｎ値は
殆ど変化せずｅｌ、２でほぼ理想的なショットキー接合
が保たれていた。
ミングガス中で５００℃で３０分、６００℃に昇温して
５０分と、１００℃宛昇温して９００℃までアニール処
理してダイ゛オニド特性のｎ値を調べたところ、ｎ値は
殆ど変化せずｅｌ、２でほぼ理想的なショットキー接合
が保たれていた。
またＧ、Ａ、基板にＬａＢ、を電子銃を用いて３００℃
の基板温度で０．２μ惧厚蒸着した後に８５０℃で５０
分間Ａ８圧下でアニール処理して、試料をラザフオード
後方散乱法によシ解析した結果、基板とり、Ｂ、蒸着膜
の界面における反応の進行は認められなかった。
の基板温度で０．２μ惧厚蒸着した後に８５０℃で５０
分間Ａ８圧下でアニール処理して、試料をラザフオード
後方散乱法によシ解析した結果、基板とり、Ｂ、蒸着膜
の界面における反応の進行は認められなかった。
更に、Ｃ，、ｐ、、 Ｎｄ、 Ｇｄ、 Ｔ６． Ｙ６
の六組化物についてもＧａＡ、基板上に電子ビーム蒸
着を行い、８５０℃で５０分の熱処理を行った後に、ラ
ザ７オード後方散乱によって界面反応の有無を調べたと
ころ、ＬｃＬＢ＠ −Ｇ（ｚＡｓ 界面の場合と同様
に反応の進行は認められなかった。
の六組化物についてもＧａＡ、基板上に電子ビーム蒸
着を行い、８５０℃で５０分の熱処理を行った後に、ラ
ザ７オード後方散乱によって界面反応の有無を調べたと
ころ、ＬｃＬＢ＠ −Ｇ（ｚＡｓ 界面の場合と同様
に反応の進行は認められなかった。
このように化合物半導体と希土類元素の六組化物の界面
が８５０℃の高温まで安定で反応が認められなかったの
は希土類元素の六組化物では第２図に示したようにＲｇ
が強く共有納会したＢに取り囲まれた構造と更にＢ −
Ｇａ 、 Ｂ −Ａｓ がｌζｇＢ４ よりも安定
な化合物を作らないことによって合理的に説明できる。
が８５０℃の高温まで安定で反応が認められなかったの
は希土類元素の六組化物では第２図に示したようにＲｇ
が強く共有納会したＢに取り囲まれた構造と更にＢ −
Ｇａ 、 Ｂ −Ａｓ がｌζｇＢ４ よりも安定
な化合物を作らないことによって合理的に説明できる。
この発明の最も効果的な応用法の一つとして、λ［ＥＳ
−ＦＥＴの製造に適用した実施例を第３図に基いて説
明する。
−ＦＥＴの製造に適用した実施例を第３図に基いて説
明する。
ｃｒをドープした半絶縁性ＧｃＬＡｓ基板／／に通常の
選択イオン注入法によりｎ型の活性層１２乞形成する。
選択イオン注入法によりｎ型の活性層１２乞形成する。
この活性層／２の上に電子ビーム法によりＬａ８４層１
３を０．３μｍの厚さで蒸着し、更にその上にＴα膜／
４Ｅを０．３μｍの厚さで蒸着する（第３図（ａ））。
３を０．３μｍの厚さで蒸着し、更にその上にＴα膜／
４Ｅを０．３μｍの厚さで蒸着する（第３図（ａ））。
その後、リングラフィと化学エツチングによって幅２μ
溝のゲート電極／ｊ’４第３図（６）のように形成する
。次にゲート電極ｌＳヲマスクにしてＳｉイオン１６の
注入によって電極１３の両側に？Ｌ＋領域／７゜１ｇを
形成し、ドレイン領域とソース領域とする、。
溝のゲート電極／ｊ’４第３図（６）のように形成する
。次にゲート電極ｌＳヲマスクにしてＳｉイオン１６の
注入によって電極１３の両側に？Ｌ＋領域／７゜１ｇを
形成し、ドレイン領域とソース領域とする、。
このＳｉイオン注入領域の活性化は８００℃で１０分ソ
ース領域／ｇにはＡｓＧａ膜−〇を付着して電極とする
（第５図（Ｃ））。ゲート電極の下部２１はチャネルと
なる。上述のようにして２０■Ｘ２０ｍ のウェハー
に作成した自己整合型ＭＥＳ −ＦＥＴの閾値電圧の平
均値ｖｔｈは０．１５ ｅＶで、その平均偏差は０．０
４ ｅＶと極めて小さい。
ース領域／ｇにはＡｓＧａ膜−〇を付着して電極とする
（第５図（Ｃ））。ゲート電極の下部２１はチャネルと
なる。上述のようにして２０■Ｘ２０ｍ のウェハー
に作成した自己整合型ＭＥＳ −ＦＥＴの閾値電圧の平
均値ｖｔｈは０．１５ ｅＶで、その平均偏差は０．０
４ ｅＶと極めて小さい。
（発明の効果）
以上この発明による電極材料は活性化のアニール処理に
充分耐え得、且つ化学当量からずれない薄膜が容易に形
成することができるため、先ずこの電極材料を化合物半
導体基板に蒸着、成形し、これをマスクとしてイオンの
打ち込みを行い得るので、面倒なマスク合せ′をする必
要がなく、所定の位置に確実に活性領域を形成すること
ができ、再現性良く半導体装置を製造す−ることができ
る。
充分耐え得、且つ化学当量からずれない薄膜が容易に形
成することができるため、先ずこの電極材料を化合物半
導体基板に蒸着、成形し、これをマスクとしてイオンの
打ち込みを行い得るので、面倒なマスク合せ′をする必
要がなく、所定の位置に確実に活性領域を形成すること
ができ、再現性良く半導体装置を製造す−ることができ
る。
第１図はこの発明忙よるショットキダイオードの製造工
程を示す説明図、第２図は希土類元素の六組化物の模式
構造図、第３図はこの発明によるショットキ障壁ゲート
型電界効果トランジスタの製造工程を示す説明図である
。 ／、／ｌ・・・基板、コ・・・蒸着形！、３・・・フォ
トレジ諷ト、／コ・・・活性層、／Ｊ −ＬａＢ４層、
ｉａ −・−Ｔａ Ｐ４、／ｊ・・・ゲート電極、／６
・・・Ｂｉイオン、ｌり・・・ドレイン値切、／ト・・
ソース領燵、
程を示す説明図、第２図は希土類元素の六組化物の模式
構造図、第３図はこの発明によるショットキ障壁ゲート
型電界効果トランジスタの製造工程を示す説明図である
。 ／、／ｌ・・・基板、コ・・・蒸着形！、３・・・フォ
トレジ諷ト、／コ・・・活性層、／Ｊ −ＬａＢ４層、
ｉａ −・−Ｔａ Ｐ４、／ｊ・・・ゲート電極、／６
・・・Ｂｉイオン、ｌり・・・ドレイン値切、／ト・・
ソース領燵、
Claims (2)
- （１）希土類元素の六硼化物を化合物半導体を基板とし
て用いた半導体装置の電極材料として用いたことを特徴
とする半導体装置用電極材料。 - （２）化合物半導体基板に希土類元素の六硼化物を蒸着
したゲート電極と、該ゲート電極をマスクとして不純物
イオンを注入して形成したドレイン領域とソース領域を
備えていることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212730A JPS6191966A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212730A JPS6191966A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6191966A true JPS6191966A (ja) | 1986-05-10 |
| JPH0132662B2 JPH0132662B2 (ja) | 1989-07-10 |
Family
ID=16627480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212730A Granted JPS6191966A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967360B2 (en) | 2003-02-07 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Pseudomorphic high electron mobility transistor with Schottky electrode including lanthanum and boron, and manufacturing method thereof |
-
1984
- 1984-10-12 JP JP59212730A patent/JPS6191966A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967360B2 (en) | 2003-02-07 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Pseudomorphic high electron mobility transistor with Schottky electrode including lanthanum and boron, and manufacturing method thereof |
| US7144765B2 (en) | 2003-02-07 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0132662B2 (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Thin film MOSFET’s fabricated in laser‐annealed polycrystalline silicon | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US3865652A (en) | Method of forming self-aligned field effect transistor and charge-coupled device | |
| JPS58115864A (ja) | 半導体装置 | |
| JP3721588B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6191966A (ja) | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| TW407359B (en) | A method of forming an ultra-thin SOI electrostatic discharge protection device | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS61137317A (ja) | 半導体装置用電極材料 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPH0364073A (ja) | 化合物半導体装置およびその製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
| JPH02291123A (ja) | 炭化珪素半導体装置 | |
| JPS63299164A (ja) | ショットキ障壁型半導体装置 | |
| JPS596054B2 (ja) | 半導体素子の製造方法 | |
| JPS609120A (ja) | 半導体装置の製造方法 | |
| JP3005434B2 (ja) | 超電導デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |