JPS6194418A - 自動ケーブル等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、データ信号を宋送するよう設計された通１言
用ケーブルの亀子等化器に関する。

発明の背景 あるデータ伝送ユニットから他のデータ伝送ユニットへ
ケーブルを経て伝送されるデータ信号（・″ｉ１言号電
圧レベルの減衰及びパルス波形のひずみにおける劣化を
受ける。この減衰及びひずみは共にケーブルパラメータ
及びデータ・レートの関数である。これら減衰及びひず
みは通常、受信装置において等什器により浦Ｉ賞される
。

電圧レベルは自動利得１；Ｕ師回路（ＡＧＣ）によって
回復され得る。自動利２ｔｎ　：１ｊリイ・卸回ｊ洛（
ＡＧＣ）は典型的には単−接合型諷界効果トランジスタ
（ＪＦＥＴ）を有し利得ｉ、ｒ’Ｊ　１１１１を行なう
。一般的には「ショートケーブル」として知られる挿入
損失Ｏ〜１４デシベル（ｄｂ）のケーブルは、データ・
レートが・１，８キロビット毎秒（ｋｂ／ｓ）の時波形
ひずみが重大な意味を持つほどには大きくないので、利
）′洋の回復のみが必要である。一方、挿入損失１５〜
３１　ｄｂ　のいわゆる「ロングケーブル」で（ｉ利得
と波形の両方の回復が必要である。波形回復には受信パ
ルス波形の広がりに関連する利ｒ１す成分を伴い、通常
このために単一接合型磁界効果トランジスタ（ＪＦＥＴ
）を有する別の自動利得゛制御卸回路（ＡＧＣ）を必要
とする。従って「ショートケーブル」には利ｈ　ｉ＃ｌ
Ｊ御のみの等什器を使用し、「ロンク・１−プル」ては
池の利得’、ＩｊＪ　Ｉｆ＃と波形回復両用の等什器を
使用することができるように思われた。しかしな、バら
、等ｆヒ器が永久に単一ケーブルに接続されるよう、な
場合であってもケーブルの長さくで応じて手動的に切り
換えが可１１ヒとなる等什器又は自動的にケーブルの長
さに適合するよう設計されている等什器があればそれを
取り付ける際に必要とされる設備と数が最少限に抑えら
れて実際上１返めて正利である。７７０えて、その他数
多くの応用において等什器はある時点で複数の異なった
ケーブルから信号を受信しているデータユニットの一部
となっている。それゆえに等什器は約３１　ｄｂの範囲
内で急速Ｋかつ自動的に調整が可能でなければならない
。

等什器の自動利得１ｕｌＪ岬回路用の可変抵抗１ｉす御
素子として通常用いられるこの種の嚇−接合型電界効果
トランジスタ（ＪＦＥＴ）装置の有効範囲はおよそ２５
　ｄｂである。所望の利得回復・１ｉｉ７１Ｊｆｉ　、
３１　ｄ　ｂを得るだめ緊密な相互作用を行ない得るよ
うな構成で１対の自動利、得１ｊ１１−回路を配置する
ことが望ましい。この様な構成は飼えば本願の出願人と
同一の出５ろ項八による米国特許第３，８２４，５０１
号（１９７４年７月１６日発行、発゛、！月者シー・ニ
ー・ハリス（Ｃ，Ａ、Ｈａｒｒｉｓ　）　）及びｉ３，
６　ｓ　２．９　ｓ　２号（１９７２年３月２８日発行
、発明者ダブリュー・チェン（Ｗ、　Ｃｈｅｎ　）　）
に記載されている。

しかしながらこのよう、を構成において（−ｉ、自動利
得制御回路の２つの単一接合型電界効果トランジスタ（
ＪＦＥＴ）の動作％注は所望の全利得範囲テ冴るためｖ
ｒＣは非常に７晴式良く整合させなければならないとい
う欠点が生じる。従ってこの構成を採る場合、等什器の
信頼１生は著しく低下し、また非常にコスト高となる。

発明のａ要 本発明による新規な自動等什器は実質的に相互間で影響
を及ぼし合わない２つの自動利得「ｄ［制御回路によっ
て構成される。第１の自動利１７す制御回路の利得１．
す一部（は彼形整形部の商段に位置し、単独でショート
ケーブルＱ′ｒＣ秒ける言号の振福１戎分の劣化に対処
するよう動作する。ロングケーフ′ルに対しては、第１
自動利ｉ！１６１１倒回路の利得はその利得特性の所定
のブレーク点の１直に固定され、波形整形部の第２自動
利得ｉ１．ｉ制御回路が利得制卸のため動作状態となる
。自動利得、ｉ、ＩＪ御回路各々は、それ自体と関連し
たピーク検出器を有する。この構成によりいかなる時も
自動利得回向回路のひとつだけが彼洞靜状態にあるので
、それらの動作（・ま実質的に独立している。この等什
器の信頼性の改善によシ、そのコストを大福に減するこ
とができ、かつ等化範囲は３１　ｄｂから３５　ｄｂ及
びそれ以上にすることができる。

更に本発明による等什器は、異なったデータ・レートに
対して容易にプログラムされ得るプロクラム可能な演算
増、１督６を具備しているという特徴も有する。

実癩列 図に示される自動等什器１０は本発明の一実施例であり
、入力信号Ｖｉｎが入力される入力ノード１４、出力ノ
ード１６、及び１別扼ノード１８を備えた第１の自動利
得ｑｒＩ４御回烙１２を具・、備する。ピーク検出器２
０は出力ノード１６のピーク信号を険出し、この信号て
より制御ノード１８へ制御卸り匡正Ｖｃ　を発生する様
に接続配置されて因る。更にピーク検出器２０は、デコ
ーダ２２によって設定できるプログラムが可能な利得を
有する演算増幅ａ器Ｇ４を具備している。

第１自動利［停刊御回路１２の出力ノード１６は４次フ
ィルタ回、ｌ＠　（ＢＩＱＵＡＤ　）　　２４の入力ノ
ードとなる。４次フィルタ回路２４は入力がノード１６
と接続する第１オーダー低域通過フィルタ２６、フィル
タ２６の出力ノード３０と接続するインパーク２８及び
インバータ２８の出力ノード３３と接、続する積、９器
３２を具備している。帰還路３４が積分器３２の出力ノ
ード３５と第１オーダーローパスフィルタ２６間に設け
られている。低域通過フィルタ２６及び清分倣３２は各
々プログラム可能な演算増幅器Ｇ１及びＧ２を備えてい
る。デコーダ３６及び３８は各々演算増幅器Ｇ　１及び
Ｇ２と関連しており、これらの利得をプログラミングす
るように動作される。

第２自動利Ｉ’Ｊ＜間御回路４０は、インバータ２８の
出力ノード３３から分１肢しだ入力ノード４２と接７読
される。尚、出力ノード３３においては４次フィルタ回
路（ＢＩＱＵＡＤ　）　２４の帯域通過出力が発生する
。第２自動利得制−回路４０（は４次フィルタ回路（Ｂ
ＩＱＵＡＤ）２４と共働して信号波形回復における振部
の部分の回復を行なう。第２自動利得′５１］御回路４
０の出力ノード４４はプログラム可能な加算増・ｌ招器
４５の反転（−）入力ノードに接読される。加算増幅器
４５はそれと共動するデコーダ４６によりプログラム可
能である。又、加算−増幅器４５の非反転（＋）入力ノ
ードは４次フィルタ（ＢＩＱＵＡＤ　）　　２４の低域
通過出力ノード、即ち積分器：３２の出力ノード３５に
接続されている。上記構成によって信号波形回復におけ
る電圧レベル補正を行なう伝達関数をリアルゼロにする
。

図示の４次フィルタ回路（ＢＩＱＵＡＤ）２４、加算増
ｌ１ｇ器４５、第２自動利・１ｑ割ｍ回路４ａ及び第２
ピーク検出器５０で構成される波形　。

整形部において・は信号波形の振福及び位相ひずみ成分
が同時に補正される。この波形整形部が波形ひずみを補
正するよう伝達関数をリアルゼロにする機能については
当業者には周知であり、又例えば不出；領の出願人と同
−出１ａ人による米国特許第３，５６８，１００号（１
９７１年３月２日発行、発明者アール。

ニー、タルボックス（Ｒ，Ａ、Ｔａｒｂｏｘ　）　）に
もａ己載されている。加痒増１「冨器４５（Ｇ３）の出
力ノード４８から等什器１０としての出力信号Ｖｏｕｔ
が出力される。第２ピーク検出器５０の入力ノードは出
力ノード４８に接５読されており、その出力ノードは第
２自動利「グｌｊｊ’Ｊ御回路４０の＋’ｊ’）　ｉ卸
電圧ノード５２に接続されている。

４次フィルタ回路（ＢＩＱＵＡＤ　）　２４は周知のも
ので良いので、その回路溝成についての説明は省略する
。同様ンこ、利得制御回路１２及び４０、ピーク検出器
２０及び５０、増・Ｆ′冨器Ｇ１、Ｇ２、Ｇ３及びＧ４
、並びにデコーダ２２．３６．３８．４６及びそれらの
プログラム方法については当業者に周知である。デコー
ダ２２．３６．３８及び４６は単一のデコーダに結合し
て共有しても良い。

第１自動利得制御回路１２は、所望のデータ・レートに
成育して各々１６デシベル（ｄＢ）で２．４キロビット
毎秒（ｋｂ／ｓ）、１４　ｄｂで４．８ｋｂ／ｓ、　１
２　ｄｂで９．６　ｋｂ／ｓ及び１０　ｄｂで５６　ｋ
ｂ／ｓ以下にループ損失を抑えるよう＃Ｉ作する。（こ
こで増幅器Ｇ１．、Ｇ２、Ｇ３及びＧ４はこの所望のデ
ータ・レート用にプログラムされている。）この範囲で
は第２自助利碍＋’ｌｌ師回路４０はオフ状態である。

ループ損失が上述の値を越えると第１自動利得制御回路
１２は特定の値、好ましくは回路１２の利得特注のブレ
ーク点に設定さ汎、第２自動ＦｉＪ得制御Ｉ［１１回路
４０はオンされる。その後４次フィルタ回ｉ各（ＢＩＱ
ＵＡＤ）　２４と共、動する第２自動利＋＝８　割印回
１４４０　′ｒｉ、ｓよそ２５　ｄｂのＪ　、Ｅ４内で
自！＃寺化を行なう。自動刊ｊ等削］１回１１８１２及
び４０１は各々独立したピーク検出器２０及び５０によ
って１ｆｆｌＪ　１ｉｒ４１されているので、本願等化
器の全等化範囲は３５　ｄｂ又はそれ以上まで拡張でき
る。このよう（て範囲が拡張できるということはケーブ
ルの設計値以上のデータ・レートの信号を嵌送すること
ができるので特に有利である。更してその結果として本
願を第２次的なチャネルとして適用させることも可能で
ある。

【図面の簡単な説明】

図は本発明の一実施例に係る自動ケーブル等化器の概略
的なブロック図である。 〔主要部分の符号の説明〕 自動ケーブル等化器・・・１０ 第１自動利得１１１Ｉ　Ｉ＋叩手段・・・１２第１ピ一
ク検出手段・・・２０ ４次フィルタ手段・・・２４ 第２自助利得制御卸手段・・・４０ 加算手段・・・４５ 第２ピーク険出手段・・・５０ ゛１°イト

Claims (1)

1. 【特許請求の範囲】 １、自動ケーブル等化器において 入力ノード、出力ノード及び制御ノード を具備する第１自動利得制御手段； 該第１自動利得制御手段の該出力ノード に接続された入力ノード、及び該第１自動 利得制御手段の該制御ノードに接続された 出力ノードとを具備する第１ピーク検出手 段。 該第１自動利得制御手段の該出力ノード に接続された入力ノード、出力ノード、帯 域通過ノード及び低域通過ノードとを具備 する４次フィルタ手段； 該４次フィルタ手段の該帯域通過出力ノ ードに接続された入力ノード、出力ノード 及び制御ノードとを具備する第２自動利得 制御手段； 該第２自動利得制御手段の該出力ノード に接続された反転入力ノード、該４次フィ ルタ手段の該低域通過ノードに接続された 非反転入力ノード及び出力ノードとを具備 する加算手段；及び 該加算手段の該出力ノードに接続された 入力ノード、及び該第２自動利得制御手段 の該制御ノードに接続された出力ノードと を具備する第２ピーク検出手段とからなる 自動ケーブル等化器。 ２、特許請求の範囲第１項記載の等化器において、該４
   次フィルタ手段は更に第１オー ダー低域通過フィルタ、インバータ、及び 積分器を各々が縦に一列に並ぶ状態で具備 しており、該帯域通過ノードは該積分器の 入力ノードであり、該低域通過ノードは該 積分器の出力ノードであることを特徴とす る自動ケーブル等化器。 ３、特許請求の範囲第２項記載の等化器において、更に
   該低域通過フィルタ、該積分器、該第１ピーク検出手段
   、及び該加算手段の 動作特性をプログラム可能にして設定する 手段を具備することを特徴とする自動ケー ブル等化器。 ４、特許請求の範囲第３項記載の等化器において、該設
   定手段はプログラム可能な少な くともひとつの演算増幅器、及び該増幅器 と結合したデコーダを具備することを特徴 とする自動ケーブル等化器。