JPS619763A - 画像処理方式 - Google Patents
画像処理方式Info
- Publication number
- JPS619763A JPS619763A JP59130040A JP13004084A JPS619763A JP S619763 A JPS619763 A JP S619763A JP 59130040 A JP59130040 A JP 59130040A JP 13004084 A JP13004084 A JP 13004084A JP S619763 A JPS619763 A JP S619763A
- Authority
- JP
- Japan
- Prior art keywords
- coordinates
- processor
- unit processor
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration using local operators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ディジタル画像処理を行う画像処理方式に
関するものである。
関するものである。
従来、この種の画像処理方式において、テイジタル画像
に対してアフィン変換を施す処理では、アフィン変換を
Ａ、ディジタル画像の格子点の座標値をＰ、座標値ｑに
対応する変換前及び変換後の画素値をそれぞれｄ （ｑ
）及びｄ’（ｑ）とすると、ｄ“（ｑ）←ａ（ｒ（４Ｐ
）） ・・・・・・（１）と記述することができる、
ただし、矢印は、矢印の左辺に矢印の右辺を代入するこ
とを示し、Ａ−１はＡの逆変換を示し、ｆ （ｑ）はｑ
に対して四捨五入や切り捨てなどのディジタル化操作を
施した結果を示す。また、実際の画像処理においては、
処理の対象となる画像の座標値の上限及び下限が存在す
る。Ｘ及びｙ座標の上限及び下限をそれぞれＸｍａｓ
、 Ｘｍ１ｎ 、 Ｙｍａｓ 、 ）’ｍｉｎとし・座
標値ｑのＸ及びｙ座標をそれぞれＱＸ Ｉ Ｑｙとする
と、上記ｄ（Ｑ）は、下記Ｃ２）式の条件を満足する必
要があるー。
に対してアフィン変換を施す処理では、アフィン変換を
Ａ、ディジタル画像の格子点の座標値をＰ、座標値ｑに
対応する変換前及び変換後の画素値をそれぞれｄ （ｑ
）及びｄ’（ｑ）とすると、ｄ“（ｑ）←ａ（ｒ（４Ｐ
）） ・・・・・・（１）と記述することができる、
ただし、矢印は、矢印の左辺に矢印の右辺を代入するこ
とを示し、Ａ−１はＡの逆変換を示し、ｆ （ｑ）はｑ
に対して四捨五入や切り捨てなどのディジタル化操作を
施した結果を示す。また、実際の画像処理においては、
処理の対象となる画像の座標値の上限及び下限が存在す
る。Ｘ及びｙ座標の上限及び下限をそれぞれＸｍａｓ
、 Ｘｍ１ｎ 、 Ｙｍａｓ 、 ）’ｍｉｎとし・座
標値ｑのＸ及びｙ座標をそれぞれＱＸ Ｉ Ｑｙとする
と、上記ｄ（Ｑ）は、下記Ｃ２）式の条件を満足する必
要があるー。
したがって、上記（２）式の条件が成立しない場合は定
義されないので、値が定義されないことを示す特殊な値
（例えばＯ）でおると定義することができる。
義されないので、値が定義されないことを示す特殊な値
（例えばＯ）でおると定義することができる。
さて、従来の画像処理方式においては、上記（１）式に
示す処理を画像の全格子点く対して遂次的に行っていた
。第１図は従来の画像処理方式の一例を示すフローチャ
ート図でちる。第１図においては、説明を簡単にするた
めに、Ｘｍ１ｎ ＝ｙｍｉｎ ＝ ０゜ＸｍａＸ ””
ＹｍａＸ ”” Ｎ １ ＋ Ｘ ＋ ７のきざみ
は１としている。図に示す様に、８１及びＮ２では格子
点を表わす変数であるＸ及びｙに初期値Ｏを代入してい
る。Ｎ３では、Ｘ及びｙにアフィン変換を定める行列人
の逆行列ＡＴｈ乗することにより、Ｘ及びｙで指定され
る格子点が保持するデータｄ （ｘ。
示す処理を画像の全格子点く対して遂次的に行っていた
。第１図は従来の画像処理方式の一例を示すフローチャ
ート図でちる。第１図においては、説明を簡単にするた
めに、Ｘｍ１ｎ ＝ｙｍｉｎ ＝ ０゜ＸｍａＸ ””
ＹｍａＸ ”” Ｎ １ ＋ Ｘ ＋ ７のきざみ
は１としている。図に示す様に、８１及びＮ２では格子
点を表わす変数であるＸ及びｙに初期値Ｏを代入してい
る。Ｎ３では、Ｘ及びｙにアフィン変換を定める行列人
の逆行列ＡＴｈ乗することにより、Ｘ及びｙで指定され
る格子点が保持するデータｄ （ｘ。
ｙ）を格納すべき格子点の座標であるｘｌ及びｙｌを求
めている。Ｎ４及びＮ５ではｘｌ及びｙｌが座標値の上
限及び下限である０とＮ−１の間にあるか否かを判定し
ている。判定の結果が真であれば、Ｎ６においてｄ （
ｘ ｒ ｙ ）をｄ（ｘｉ、ｙｌ）に代入し、偽りであ
れば、Ｓ７において未定義値を示す値である０をｄ（ｘ
ｉ、ｙｌ）に代入する。Ｎ８では、次の格子点に対する
処理を行うために、ｙを１だけ増している。Ｎ９では、
ｙが上限Ｎ−１を超えたか否かを判定し、超えていなけ
ればＮ３にもどる。超えていれば、Ｓ１０においてＸを
１だけ増し、ＳＩＩにおいてＸが上限Ｎ−１を超えたか
否かを判定する。Ｘが上限Ｎ−１を超えていなければＮ
２にもどり、超えていれば処理を終了する。以上の説明
から明らかな様に、Ｎ３，８４゜Ｎ８及びＮ９の各ステ
ップはＮ２回だけ実行される。
めている。Ｎ４及びＮ５ではｘｌ及びｙｌが座標値の上
限及び下限である０とＮ−１の間にあるか否かを判定し
ている。判定の結果が真であれば、Ｎ６においてｄ （
ｘ ｒ ｙ ）をｄ（ｘｉ、ｙｌ）に代入し、偽りであ
れば、Ｓ７において未定義値を示す値である０をｄ（ｘ
ｉ、ｙｌ）に代入する。Ｎ８では、次の格子点に対する
処理を行うために、ｙを１だけ増している。Ｎ９では、
ｙが上限Ｎ−１を超えたか否かを判定し、超えていなけ
ればＮ３にもどる。超えていれば、Ｓ１０においてＸを
１だけ増し、ＳＩＩにおいてＸが上限Ｎ−１を超えたか
否かを判定する。Ｘが上限Ｎ−１を超えていなければＮ
２にもどり、超えていれば処理を終了する。以上の説明
から明らかな様に、Ｎ３，８４゜Ｎ８及びＮ９の各ステ
ップはＮ２回だけ実行される。
また、Ｎ４で真又は偽りであると判定される回数をに、
を及びに４ｆ 、 Ｓ ５で真又は偽シであると判定さ
れる回数をに、を及びに、ｆとすると、Ｎ５．Ｎ６及び
Ｓ７が実行される回数に、 、 ｋ、及びに７に対して
以下に示す関係式が成シ立つ。
を及びに４ｆ 、 Ｓ ５で真又は偽シであると判定さ
れる回数をに、を及びに、ｆとすると、Ｎ５．Ｎ６及び
Ｓ７が実行される回数に、 、 ｋ、及びに７に対して
以下に示す関係式が成シ立つ。
（ｋｓ＝ ｋ４ｔ ＝ Ｎ −ｋ４ｆ
したがって、ｋ、 、 ｋ６． ｋ、の総和は、ｋｓ
十に６ ＋ Ｊ ” ２Ｎ２に４ ｆ≧Ｎ２となる。そ
れゆえ、第１図に示す様な画像処理には、格子点の総数
、すなわちＮ２に比例した処理時間を消費することが明
らかであり、高速なアフィン変換を実行し得ないという
欠点があった。
十に６ ＋ Ｊ ” ２Ｎ２に４ ｆ≧Ｎ２となる。そ
れゆえ、第１図に示す様な画像処理には、格子点の総数
、すなわちＮ２に比例した処理時間を消費することが明
らかであり、高速なアフィン変換を実行し得ないという
欠点があった。
この発明は、上記の様な従来のものの欠点を改善する目
的でなされたもので、２次元座標平面上の格子点に対応
する単位プロセッサ群から成るプロセッサΦアレイを用
いて、このプロセッサｅアレイの各単位プロセッサが、
該当単位プロセッサに対応する格子点の原座標にアフィ
ン変換の逆変換を施して目的座標を得て、この目的座標
に対応する単位プロセッサに原座標を転送し、この原座
標を受け取った目的座標に対応する単位プロセッサが、
その画素値を原座標に対応する単位プロセンサに転送す
る処理を、各格子点ごとに並列に行うことＫよシ、高速
なアフィン変換の処理を実現できる様にした画像処理方
式を提供するものである。
的でなされたもので、２次元座標平面上の格子点に対応
する単位プロセッサ群から成るプロセッサΦアレイを用
いて、このプロセッサｅアレイの各単位プロセッサが、
該当単位プロセッサに対応する格子点の原座標にアフィ
ン変換の逆変換を施して目的座標を得て、この目的座標
に対応する単位プロセッサに原座標を転送し、この原座
標を受け取った目的座標に対応する単位プロセッサが、
その画素値を原座標に対応する単位プロセンサに転送す
る処理を、各格子点ごとに並列に行うことＫよシ、高速
なアフィン変換の処理を実現できる様にした画像処理方
式を提供するものである。
以下、この発明の実施例を図について説明する。
第２図はこの発明の一実施例である画像処理方式を示す
ブロック構成図である。図において、１は単位プロセッ
サであり、ディジタル画像の格子点に対応して、ＮＸ８
個配置されている。なお１図中の左下の単位プロセッサ
１がＸ ＝Ｘｍｉｎ 、 Ｙ ””’）’ｍｉｎに、右
上の単位プロセッサ１がｘ” Ｘｍａｘ ’Ｉ＝Ｙｍａ
ｘにそれぞれ対応する。２と３は各単位プロセッサ１間
を接続する信号線であり、それぞれＸ及びｙ方向に隣接
する単位プロセッサ１を接続している。
ブロック構成図である。図において、１は単位プロセッ
サであり、ディジタル画像の格子点に対応して、ＮＸ８
個配置されている。なお１図中の左下の単位プロセッサ
１がＸ ＝Ｘｍｉｎ 、 Ｙ ””’）’ｍｉｎに、右
上の単位プロセッサ１がｘ” Ｘｍａｘ ’Ｉ＝Ｙｍａ
ｘにそれぞれ対応する。２と３は各単位プロセッサ１間
を接続する信号線であり、それぞれＸ及びｙ方向に隣接
する単位プロセッサ１を接続している。
また、Ｘ及びｙ座標の上限及び下限に相当する単位プロ
セッサ１も、各信号線２又は３を介して相互に接続され
ている。４紘制御プロセツサであり、単位プロセッサ１
の集合から成るプロセッサ・アレイにデータを入力した
り、プロセッサープレイからデータを受け取ることがで
きるものである。
セッサ１も、各信号線２又は３を介して相互に接続され
ている。４紘制御プロセツサであり、単位プロセッサ１
の集合から成るプロセッサ・アレイにデータを入力した
り、プロセッサープレイからデータを受け取ることがで
きるものである。
制御プロセッサ４からデータをプロセッサ・アレイに入
力する場合は、信号線５及びセレクタ６を介してｘ＝Ｘ
ｍｌ。、 ｙ＝）’ｍｉｎ Ｋ相当する単位プロセッサ
１にデータを入力する。セレクタ６は、Ｘ＝Ｘｍａｘ
、）’ ＝ Ｙｍａｘに相当する単位プロセッサ１から
信号線２を介して送られるデータと、制御グロで選択さ
れる。なお、制御プロセッサ４とセレクタ６の構盛は、
この発明には直接的な関係を持たないので、その詳細な
説明は省略する。
力する場合は、信号線５及びセレクタ６を介してｘ＝Ｘ
ｍｌ。、 ｙ＝）’ｍｉｎ Ｋ相当する単位プロセッサ
１にデータを入力する。セレクタ６は、Ｘ＝Ｘｍａｘ
、）’ ＝ Ｙｍａｘに相当する単位プロセッサ１から
信号線２を介して送られるデータと、制御グロで選択さ
れる。なお、制御プロセッサ４とセレクタ６の構盛は、
この発明には直接的な関係を持たないので、その詳細な
説明は省略する。
第３図は、第２図の画像処理方式において、各単位プロ
セッサ間を接続する信号線の構成を示す図で、第２図と
同一符号は同一、又は相当の構成安素でおるので、その
説明は省略する。また、信号の伝播方向は、゛各信号線
に対して図の矢印の方゛ 向で示しておる。図において
、２ａ及び３ａはデータを転送する信号線であり、Ｘ及
びｙ座標の小さく・単位プロセッサ１から大きい単位プ
ロセッサ１にデータが転送される。また、Ｘ”Ｘｍ１ｎ
＋ ’／ ＝Ｙｍｉｎの単位プロセッサ１及びＸ＝Ｘ
ｍ３ｚ ＋ Ｙ＝ＹｍａＸの単位プロセッサ１は、前述
した様に、制御プロセッサ４との間でデータの転送を行
うことができる。この様に各信号＠２ａ及び３ａを介し
て転送されるデータには、ディジタル画像の画素値、座
標値、アフィン変換を定める行列、単位プロセッサＩＫ
与える命令及び制御情報等がある。２ｂ及び３ｂはデー
タの転送を要求する１ビツトの信号線（ＲＥＱＸ及びＲ
ＥＱＹという）であり、信号線の値が１１」の時、Ｘ及
びｙ座標の小さい単位プロセッサ１から大きい単位プロ
セッサ１ヘデータが転送される。２Ｃ及び３Ｃはデータ
の転送を許可する１ビツトの信号線（ＲＰＬＹＸ及びＲ
ＰＬＹＹという）であシ、Ｘ及びｙ座標の大きい単位プ
ロセッサ１から小さい単位プロセッサ１ヘデータが転送
される。各ＲＰＬＹＸ２ｃ及びＲＰＬＹＹ３ｃが１１」
の時、各ＲＥＱＸ２ｂ及がＲＥＱＹ３ｂをそれぞれ１１
」にすることができる。２ｄ及び３ｄは、その値が１１
」の時、処理が完了したことを示す１ビツトの信号＃（
ＣＭＰＬＸ及びＣＭＰＬＹという）であり、Ｘ及びｙ座
標の小さい単位プロセッサ１から大きい単位プロセッサ
ｌヘデータが転送される。制御プロセッサ４は、Ｘ＝Ｘ
ｍａｘ 、 Ｙ＝Ｙｍａｘに相当する単位プロセッサ１
のＣＭＰＬＸ２ｄを受け取ることにより、プロセッサ・
プレイ全体の処理の完了を知ることができる。
セッサ間を接続する信号線の構成を示す図で、第２図と
同一符号は同一、又は相当の構成安素でおるので、その
説明は省略する。また、信号の伝播方向は、゛各信号線
に対して図の矢印の方゛ 向で示しておる。図において
、２ａ及び３ａはデータを転送する信号線であり、Ｘ及
びｙ座標の小さく・単位プロセッサ１から大きい単位プ
ロセッサ１にデータが転送される。また、Ｘ”Ｘｍ１ｎ
＋ ’／ ＝Ｙｍｉｎの単位プロセッサ１及びＸ＝Ｘ
ｍ３ｚ ＋ Ｙ＝ＹｍａＸの単位プロセッサ１は、前述
した様に、制御プロセッサ４との間でデータの転送を行
うことができる。この様に各信号＠２ａ及び３ａを介し
て転送されるデータには、ディジタル画像の画素値、座
標値、アフィン変換を定める行列、単位プロセッサＩＫ
与える命令及び制御情報等がある。２ｂ及び３ｂはデー
タの転送を要求する１ビツトの信号線（ＲＥＱＸ及びＲ
ＥＱＹという）であり、信号線の値が１１」の時、Ｘ及
びｙ座標の小さい単位プロセッサ１から大きい単位プロ
セッサ１ヘデータが転送される。２Ｃ及び３Ｃはデータ
の転送を許可する１ビツトの信号線（ＲＰＬＹＸ及びＲ
ＰＬＹＹという）であシ、Ｘ及びｙ座標の大きい単位プ
ロセッサ１から小さい単位プロセッサ１ヘデータが転送
される。各ＲＰＬＹＸ２ｃ及びＲＰＬＹＹ３ｃが１１」
の時、各ＲＥＱＸ２ｂ及がＲＥＱＹ３ｂをそれぞれ１１
」にすることができる。２ｄ及び３ｄは、その値が１１
」の時、処理が完了したことを示す１ビツトの信号＃（
ＣＭＰＬＸ及びＣＭＰＬＹという）であり、Ｘ及びｙ座
標の小さい単位プロセッサ１から大きい単位プロセッサ
ｌヘデータが転送される。制御プロセッサ４は、Ｘ＝Ｘ
ｍａｘ 、 Ｙ＝Ｙｍａｘに相当する単位プロセッサ１
のＣＭＰＬＸ２ｄを受け取ることにより、プロセッサ・
プレイ全体の処理の完了を知ることができる。
第４図（ａ）及び（ｂ）は、それぞれ第２図の画像処理
方式において、信号線を介して転送されるデータの一般
的な形式を示す図、及び各データの種類とその内容金示
す図である。第４１Ｓ９（ａ）において、８はデータの
種類を示す部分（ＴＡＧという）であり、９はデータの
値を示す部分（ＢＯＤＹという）である。第４図（ｂ）
に示す様に、ＴＡＧ８がｉＭＴＸＪという値の時、ＢＯ
ＤＹ９はアフィン変換を定める行列の値であり、この場
合のデータはすべての単位プロセッサ１に伝達される。
方式において、信号線を介して転送されるデータの一般
的な形式を示す図、及び各データの種類とその内容金示
す図である。第４１Ｓ９（ａ）において、８はデータの
種類を示す部分（ＴＡＧという）であり、９はデータの
値を示す部分（ＢＯＤＹという）である。第４図（ｂ）
に示す様に、ＴＡＧ８がｉＭＴＸＪという値の時、ＢＯ
ＤＹ９はアフィン変換を定める行列の値であり、この場
合のデータはすべての単位プロセッサ１に伝達される。
ＴＡＧ８がＩＰＲＤＪという値の時、ＢＯＤＹ９は単位
プロセッサ１の座標（原座標という）にアフィン変換の
逆変換を施した座標（目的座標という）であシ、この場
合のデータは隣接した単位プロセッサ１に伝達される。
プロセッサ１の座標（原座標という）にアフィン変換の
逆変換を施した座標（目的座標という）であシ、この場
合のデータは隣接した単位プロセッサ１に伝達される。
ＴＡＧ８がｌ’ＦＷＤＪという値の時、ＢＯＤＹ９は目
的座標及び原座標であ抄、この場合のデータは目的座標
に相当する単位プロセッサ１に送られる。
的座標及び原座標であ抄、この場合のデータは目的座標
に相当する単位プロセッサ１に送られる。
ＴＡＧ８がｒＢＷＤＪという値の時、ＢＯＤＹ９は原座
標及び目的座標の画素値であり、この場合のデータは原
座標に相当する単位プロセッサ１に送られる。ＴＡＧ８
がＩｃＭＰＪという値の時、ＢＯＤＹ９は目的座標の画
素値であり、この場合のデータは原座標に相当する単位
プロセッサ１に送られる。
標及び目的座標の画素値であり、この場合のデータは原
座標に相当する単位プロセッサ１に送られる。ＴＡＧ８
がＩｃＭＰＪという値の時、ＢＯＤＹ９は目的座標の画
素値であり、この場合のデータは原座標に相当する単位
プロセッサ１に送られる。
第５図は、第２図の画像処理方式において、１つの単位
プロセッサの内部構成の一例を示すブロック構成図で、
第２図及び第３図と同一符号は同一、又は相当の構成要
素であるので、その説明は省略する。図において、］Ｏ
ａ及び１０ｂは各信号線２ａ及び３ａを介して隣接する
単位プロセッサ１から転送されたデータを格納するレジ
スタ（ＩＢＸ及びＩＢＹという）である。ｌｌａ及びｌ
ｌｂは各信号線２ａ及び３ａを介して隣接する単位プロ
セッサ１へ転送すべきデータを格納するレジスタ（ＯＢ
Ｘ及びＯＢＹという）である。１２は原座標を格納する
レジスタ（Ｐという）である。１３はアフィン変換を施
す前の単位プロセッサ１の座標の画素値を格納するレジ
スタ（ＤＳという）である。１４はアフィン変換を施し
た後の単位プロセッサ１の座標の画素値を格納するレジ
スタ（ＤＤという）である。１５は各ＩＢＸ１０ａ及び
ＩＢＹ１０ｂ間のデータの転送を制御するスイッチ回路
（ＳＷという）であり、この５Ｗ１５は各ＩＢＸ１０ａ
、ＩＢＹ１０ｂ。
プロセッサの内部構成の一例を示すブロック構成図で、
第２図及び第３図と同一符号は同一、又は相当の構成要
素であるので、その説明は省略する。図において、］Ｏ
ａ及び１０ｂは各信号線２ａ及び３ａを介して隣接する
単位プロセッサ１から転送されたデータを格納するレジ
スタ（ＩＢＸ及びＩＢＹという）である。ｌｌａ及びｌ
ｌｂは各信号線２ａ及び３ａを介して隣接する単位プロ
セッサ１へ転送すべきデータを格納するレジスタ（ＯＢ
Ｘ及びＯＢＹという）である。１２は原座標を格納する
レジスタ（Ｐという）である。１３はアフィン変換を施
す前の単位プロセッサ１の座標の画素値を格納するレジ
スタ（ＤＳという）である。１４はアフィン変換を施し
た後の単位プロセッサ１の座標の画素値を格納するレジ
スタ（ＤＤという）である。１５は各ＩＢＸ１０ａ及び
ＩＢＹ１０ｂ間のデータの転送を制御するスイッチ回路
（ＳＷという）であり、この５Ｗ１５は各ＩＢＸ１０ａ
、ＩＢＹ１０ｂ。
０ＢＸ１１ａ、０ＢＹ１１ｂ、Ｐ １２ 、ＤＳ １３
及びＤＤ１４との間で、各信号線１６ａ 、 １６ｂ
、 １７ａ 、 １．７ｂ及び１８〜２０を介してデー
タを転送する。２１は単位プロセッサ１の動作を制御す
る回路（ＣＮＴという）であり、このＣＮＴ２１は各信
号ａ２ｂ〜２ｄ及び３ｂ〜３ｄを介した各単位プロセッ
サ１間のデータの転送の制御と、各ＩＢＸ１０ａ、ＩＢ
Ｙ１０ｂ、０ＢＸ１１ａ、０ＢＹ１１ｂ、Ｐ １２ 、
ＤＳ １３ 。
及びＤＤ１４との間で、各信号線１６ａ 、 １６ｂ
、 １７ａ 、 １．７ｂ及び１８〜２０を介してデー
タを転送する。２１は単位プロセッサ１の動作を制御す
る回路（ＣＮＴという）であり、このＣＮＴ２１は各信
号ａ２ｂ〜２ｄ及び３ｂ〜３ｄを介した各単位プロセッ
サ１間のデータの転送の制御と、各ＩＢＸ１０ａ、ＩＢ
Ｙ１０ｂ、０ＢＸ１１ａ、０ＢＹ１１ｂ、Ｐ １２ 、
ＤＳ １３ 。
ＤＤ１４及びＳＷＩ ５の構成要素の制御を行う゛。
なお、説明を簡単処するため、ＣＮＴ２１と各ＩＢＸ１
０ａ、ＩＢＹ１０ｂ、０ＢＸＩｌａ、０ＢＹ１１ｂ
、Ｐｌ ２゜ＤＳ１３．ＤＤ１４及び５Ｗ１５の間の制
御用信号線は省略しである。
０ａ、ＩＢＹ１０ｂ、０ＢＸＩｌａ、０ＢＹ１１ｂ
、Ｐｌ ２゜ＤＳ１３．ＤＤ１４及び５Ｗ１５の間の制
御用信号線は省略しである。
次に、上記したこの発明の一実施例である画像処理方式
の動作について説明する。この画像処理方式による全体
の処理は、以下に示す方式で行われる。
の動作について説明する。この画像処理方式による全体
の処理は、以下に示す方式で行われる。
ステップＡに制御プロセッサ４からＡＴＧ８がｌ−ＭＴ
ＸＪのデータを入力する。このデータは順次にすべての
単位プロセッサＩＩＣ伝達される。
ＸＪのデータを入力する。このデータは順次にすべての
単位プロセッサＩＩＣ伝達される。
ステップＡ２：各単位プロセッサｌはｌ’ Ｍ Ｔ Ｘ
Ｊのデータと単位プロセッサ１の原座標から目的座標を
計算する。
Ｊのデータと単位プロセッサ１の原座標から目的座標を
計算する。
ステップＡ３ニステップＡ２で計算した目的座標がＸ又
はｙ座標の上限又は下限を超えた単位プロセッサ１はス
テップＡ７に行く。
はｙ座標の上限又は下限を超えた単位プロセッサ１はス
テップＡ７に行く。
ステップＡ４ニステップＡ２で計算した目的座標にＴｉ
Ｏ２のＩＰＲＤＪを付して、隣接する単位プロセッサ１
に転送する。
Ｏ２のＩＰＲＤＪを付して、隣接する単位プロセッサ１
に転送する。
ステップＡ５ニステップＡ４で転送された目的座標と単
位プロセッサ１自身の目的座標が一致した単位プロセッ
サ１は、ステップＡ７に行く。
位プロセッサ１自身の目的座標が一致した単位プロセッ
サ１は、ステップＡ７に行く。
ステップ八６二目的座標と原座標１ｃＴＡＧ８の１ＦＷ
ＤＪを付して送出する。
ＤＪを付して送出する。
ステップＡ ７ ： ｒＦＷＤＪのデータを順次に目的
座標に相当する単位プロセッサＩＫ転送する。
座標に相当する単位プロセッサＩＫ転送する。
ステップＡ ８ ： １ＦＷＤＪのデータの目的座標と
単位プロセッサ１自身の座標が一致した単位プロセッサ
１は、「ＦＷＤ」のデータの原座標と単位プロセッサ１
が保持している画素値に、ＴｉＯ２（Ｄ［ＢＷＤＪを付
して送出する。
単位プロセッサ１自身の座標が一致した単位プロセッサ
１は、「ＦＷＤ」のデータの原座標と単位プロセッサ１
が保持している画素値に、ＴｉＯ２（Ｄ［ＢＷＤＪを付
して送出する。
ステップＡ ９ ： ＩＢＷＤＪのデータを順次に原座
標に相当する単位プロセッサＩＫ転送する。
標に相当する単位プロセッサＩＫ転送する。
ステップＡ １０ ： ｉＢｗＤＪのデータの原座標と
単位プロセッサｌ自身の原座標が一致した単位プロセッ
サ１は、ｌ’ＢＷＤＪのデータの画素値を取り、 込む
。また、画素値にＴｉＯ２のｒｃＭＰｌを付して隣接す
る単位プロセッサＩＫ転送する。
単位プロセッサｌ自身の原座標が一致した単位プロセッ
サ１は、ｌ’ＢＷＤＪのデータの画素値を取り、 込む
。また、画素値にＴｉＯ２のｒｃＭＰｌを付して隣接す
る単位プロセッサＩＫ転送する。
ステップＡ １１ ： ｆｃＭＰＪのデータを受け取っ
た単位プロセッサ１が、ステップＡ５の条件を満たした
単位プロセッサ１であれば、ｌ’ｃＭＰＪのデータの画
素値を取り込み、隣接する単位プロセッサＩＫ送出する
。
た単位プロセッサ１が、ステップＡ５の条件を満たした
単位プロセッサ１であれば、ｌ’ｃＭＰＪのデータの画
素値を取り込み、隣接する単位プロセッサＩＫ送出する
。
ステップＡ１２：各ステップＡ３ニステップＡ１０又は
ステップＡｌｌの条件を満たした単位プロセッサ１は、
隣接する単位プ四セッサ１から転送される各ＣＭＰＬＸ
２ｄ及びＣＭＰＬＹ３ｄの値が共に１１１であれば、各
ＣＭＰＬＸ２ｄ及びＣＭＰＬＹ３ｄをＩ’ｌＪ Ｉｃ
して送出する。
ステップＡｌｌの条件を満たした単位プロセッサ１は、
隣接する単位プ四セッサ１から転送される各ＣＭＰＬＸ
２ｄ及びＣＭＰＬＹ３ｄの値が共に１１１であれば、各
ＣＭＰＬＸ２ｄ及びＣＭＰＬＹ３ｄをＩ’ｌＪ Ｉｃ
して送出する。
ステップＡ １３ ： ｘ：ｘ、ｎａｘ Ｉ Ｙ＝’／
ｍａｘの単位プロセッサ１から送出されるＣＭＰＬＸ２
ｄが、１１」になったことを制御プロセッサ４が検知し
て処理の完了を知る。なお、上述した処理の内、各ステ
ップＡ４．Ａ５．ＡＩＯ及びＡｌｌは、ディジタル化の
影響によって多くの単位プロセッサ１が同一の目的座標
を有した場合に発生する。これは、目的座標に相当する
単位プロセッサｌの周辺でのデータの混雑を避けるため
の処理である。また、上述した処理は各単位プロセッサ
１において並列に実行される。
ｍａｘの単位プロセッサ１から送出されるＣＭＰＬＸ２
ｄが、１１」になったことを制御プロセッサ４が検知し
て処理の完了を知る。なお、上述した処理の内、各ステ
ップＡ４．Ａ５．ＡＩＯ及びＡｌｌは、ディジタル化の
影響によって多くの単位プロセッサ１が同一の目的座標
を有した場合に発生する。これは、目的座標に相当する
単位プロセッサｌの周辺でのデータの混雑を避けるため
の処理である。また、上述した処理は各単位プロセッサ
１において並列に実行される。
次に、各単位プロセッサ１におけるデータの転送の方式
を説明する。説明を簡単にするためＫ、データは信号線
２ａを経由してＸ方向から転送されるものとする。また
、データのＴａＯ２はｌ ＦＷＤＪでｓｂ、データの目
的座標は単位プロセッサ１の座標と一致しないものとす
るーデータの転送は以下に示す方式で行われる。
を説明する。説明を簡単にするためＫ、データは信号線
２ａを経由してＸ方向から転送されるものとする。また
、データのＴａＯ２はｌ ＦＷＤＪでｓｂ、データの目
的座標は単位プロセッサ１の座標と一致しないものとす
るーデータの転送は以下に示す方式で行われる。
ステップＢＩ：隣接する単位プロセッサｌからの信号線
２ａにデータがセットされ、ＲＥＱＸ２ｂが１１」にセ
ットされる。
２ａにデータがセットされ、ＲＥＱＸ２ｂが１１」にセ
ットされる。
ステップＢ２：データ１ｋｌＢＸ１０ａにセットする０
ステップＢ３：データの目的座標のＸ成分が単位プロセ
ッサ１の座標のＸ成分に一致する場合は、ステップＢ６
に行く。
ッサ１の座標のＸ成分に一致する場合は、ステップＢ６
に行く。
ステップＢ４：＠接する単位プロセッサ１からのＲＰＬ
ＹＸ２ｃがＩＯＪであれば、ＲＰＬＹＸＺｃを１０」に
セットしてステップＢ４にもどる。
ＹＸ２ｃがＩＯＪであれば、ＲＰＬＹＸＺｃを１０」に
セットしてステップＢ４にもどる。
ステップＢ６ ： ＲＰＬＹＹ３ｃとＲＥＱＹ３ｂ
及び０ＢＹＩ ｌ ｂについて、各ステップＢ４及びＢ
５の処理を行う。
及び０ＢＹＩ ｌ ｂについて、各ステップＢ４及びＢ
５の処理を行う。
次に、上述したステップＡ１〜Ａ１３の処理を、各単位
プロセッサ１がどの様に行うかを説明する。
プロセッサ１がどの様に行うかを説明する。
各単位プロセッサ１は、以下に示す８つの状態を取るこ
とができる。
とができる。
ステート１：初期状態にｒＭ Ｔ ＸＪのデータが入力
されると、それにした゛がって、目的座標を計算する。
されると、それにした゛がって、目的座標を計算する。
その結果がＸ又はｙ座標の上限又は下限を超えた場合は
、ＤＤＩ４に適当な値（例えばＩｃＪ）をセットし、ス
テート８に行く。そうでなければ、目的座標にＴａＯ２
のＩＰＲＤＪを付して、Ｘ及びＸ方向の隣接する単位プ
ロセッサ１に出力する。
、ＤＤＩ４に適当な値（例えばＩｃＪ）をセットし、ス
テート８に行く。そうでなければ、目的座標にＴａＯ２
のＩＰＲＤＪを付して、Ｘ及びＸ方向の隣接する単位プ
ロセッサ１に出力する。
単位プロセッサ１の座標がＸ＝Ｘｍｉｎ又はＹ ＝ Ｙ
ｍｉ。
ｍｉ。
であれば、ステート３へ、そうでなければステート２へ
それぞれ行く。
それぞれ行く。
ステート２：ｘ又はＸ方向の隣接する単位プロセッサ１
から「ＰＲＤＪのデータが入力されると、その目的座標
と単位プロセッサｌの目的座標を比較する。Ｘ方向から
入力された目的座標と単位プロセッサ１の目的座標が一
致すればステート５へ、Ｘ方向から入力された目的座標
と単位プロセッサ１の目的座標が一致すればステート６
へ、そ１うでなければステート３へそれぞれ行く。
から「ＰＲＤＪのデータが入力されると、その目的座標
と単位プロセッサｌの目的座標を比較する。Ｘ方向から
入力された目的座標と単位プロセッサ１の目的座標が一
致すればステート５へ、Ｘ方向から入力された目的座標
と単位プロセッサ１の目的座標が一致すればステート６
へ、そ１うでなければステート３へそれぞれ行く。
ステート３：単位プロセッサ１の目的座標と原座標にＴ
ａＯ２の１ＦＷＤＪを付して出力し、ステート４へ行く
。
ａＯ２の１ＦＷＤＪを付して出力し、ステート４へ行く
。
ステー） ４ ： １−ＢＷＤＪのデータが入力され、
その目的座標と単位プロセッサ１の原座標が一致すれば
、その画素値をＤＤ１４にセットし、ステート７に行く
。
その目的座標と単位プロセッサ１の原座標が一致すれば
、その画素値をＤＤ１４にセットし、ステート７に行く
。
ステー） ５ ： Ｘ方向の単位プロセッサ１からＩＣ
ＭＰ」のデータが入力されると、その画素値をＤＤ１４
にセットし、ステート７に行く。
ＭＰ」のデータが入力されると、その画素値をＤＤ１４
にセットし、ステート７に行く。
ステート６：Ｘ方向の単位プロセッサ１から□ＩｃＭＰ
Ｊのデータが入力されると、その画素値をＤＤ１４にセ
ットし、ステート７に行く。
Ｊのデータが入力されると、その画素値をＤＤ１４にセ
ットし、ステート７に行く。
ステート７：ＤＤ１４の値１ｃ Ｔ Ａ Ｇ ８ Ｑ
ｌ−ＣＭＰＪを付して出力し、ステート８に行く。
ｌ−ＣＭＰＪを付して出力し、ステート８に行く。
ステート８ ：ＣＭＰＬＸ２ｄ及びＣＭＰＬＹ３ｄから
「１」が入力されると、ＣＭＰＬＸ２ｄ及びＣＭＰＬＹ
３ｄに１１」を出力する。
「１」が入力されると、ＣＭＰＬＸ２ｄ及びＣＭＰＬＹ
３ｄに１１」を出力する。
なお、上記したいずれの状態においても、ｒＦＷＤＪ又
はｌ’ＢＷＤＪのデータが入力され、その目的座標が一
致すれば、１−ＦＷＤＪのデータの原座標と、ＤＳ１３
に保持している画素値に、ＴａＯ２のＩ−ＢＷＤＪを付
して出力する。
はｌ’ＢＷＤＪのデータが入力され、その目的座標が一
致すれば、１−ＦＷＤＪのデータの原座標と、ＤＳ１３
に保持している画素値に、ＴａＯ２のＩ−ＢＷＤＪを付
して出力する。
上述した様に、この発明による画像処理方式にしたがえ
ば、上記ステート３においてｌ’ｌ”ＷＤＪのデータが
出力され、そのデータが目的座標に相当する単位プロセ
ッサｌを経由して、再び原座標に相当する単位プロセッ
サ１に到達するまでに経由する単位プロセッサ１の数は
、たかだか２ＸＮ個である。また、ｌ−ＭＴＸＪのデー
タの転送及びＣＭＰＬＸ２ｄ及びＣＭＰＬＹ３ｄを用い
た処理完了の検出のために経由する単位プロセッサ１の
数はＮ個である。
ば、上記ステート３においてｌ’ｌ”ＷＤＪのデータが
出力され、そのデータが目的座標に相当する単位プロセ
ッサｌを経由して、再び原座標に相当する単位プロセッ
サ１に到達するまでに経由する単位プロセッサ１の数は
、たかだか２ＸＮ個である。また、ｌ−ＭＴＸＪのデー
タの転送及びＣＭＰＬＸ２ｄ及びＣＭＰＬＹ３ｄを用い
た処理完了の検出のために経由する単位プロセッサ１の
数はＮ個である。
したがって、データの転送の過程において、各信号ｆｉ
２ａ及び３ａを同時に複数のデータが共有し様とした場
合に発生する待ち時間を除外すれば、アフィン変換の処
理時間はＮＫ比例したものとなる。そして、この発明に
よる画像処理方式ＶＣおいては、上述の様に多数の単位
プロセッサ１が同一の目的座標を有した場合Ｋ、実際に
、ｌ’−ＦＷＤＪのデータを出力する単位プロセッサ１
の数を減少さ時間に非常に近い処理時間でアフィン変換
を行うことができる。
２ａ及び３ａを同時に複数のデータが共有し様とした場
合に発生する待ち時間を除外すれば、アフィン変換の処
理時間はＮＫ比例したものとなる。そして、この発明に
よる画像処理方式ＶＣおいては、上述の様に多数の単位
プロセッサ１が同一の目的座標を有した場合Ｋ、実際に
、ｌ’−ＦＷＤＪのデータを出力する単位プロセッサ１
の数を減少さ時間に非常に近い処理時間でアフィン変換
を行うことができる。
なお、上記実施例においては、特定の装置構成例につい
て説明したが、この発明では、上記した装置構成例には
限定されるものではないことは云うまでもない。
て説明したが、この発明では、上記した装置構成例には
限定されるものではないことは云うまでもない。
この発明は以上説明した様に、画像処理方式）Ｃおいて
、２次元座標平面上の格子点に対応する単位プロセッサ
群から成るプロセッサ・アレイを用いて、このプロセッ
サ・アレイの各単位プロセッヂが、該当単位プロセッサ
に対応する格子点の原座標にアフィン変換の逆変換を施
して目的座標を得て、この目的座標に対応する単位プロ
セッサに原座標を転送し、この原座標を受け取った目的
座標に対応する単位プロセッサが、その画素値を原座標
に対応する単位プロセッサに転送する処理を、各格子点
ごとに並列に行う様にしたので、この種の従来例のもの
と比べて、画像処理におけるアフィン変換を極めて高速
に行うことができるという優れた効果を奏するものであ
る。
、２次元座標平面上の格子点に対応する単位プロセッサ
群から成るプロセッサ・アレイを用いて、このプロセッ
サ・アレイの各単位プロセッヂが、該当単位プロセッサ
に対応する格子点の原座標にアフィン変換の逆変換を施
して目的座標を得て、この目的座標に対応する単位プロ
セッサに原座標を転送し、この原座標を受け取った目的
座標に対応する単位プロセッサが、その画素値を原座標
に対応する単位プロセッサに転送する処理を、各格子点
ごとに並列に行う様にしたので、この種の従来例のもの
と比べて、画像処理におけるアフィン変換を極めて高速
に行うことができるという優れた効果を奏するものであ
る。
第１図は従来の画像処理方式の一例を示すフローチャー
ト図、第２図はこの発明の一実施例である画像処理方式
を示すブロック構成図、第３図は、第２図の画像処理方
式において、各単位プロセッサ間を接続する信号線の構
成を示す図、第４図（ａ）及び（ｂ）は、それぞれ第２
図の画像処理方式においにおいて、１つの単位プロセッ
サの内部構成の一例を示すブロック構成図である。 図において、１・・・単位プロセッサ、２．２ａ〜２ｄ
、３．３ａ〜３ｄ、５，７．１６ａ、１６ｂ、１７ａ。 １７ｂ 、 １８〜２０・・・信号線、４・・・制御プ
ロセッサ、６・・・セレクタ、８・・・データの種類を
示す部分（ＴＡＧ）、９・・・データの値を示す部す部
分（ＢＯＤＹ）、１０ａｓ１０ｂ 、 ｌｌａ 、 ｌ
ｌｂ 、 １２〜１４−レジスタ、１５・・・スイッチ
回路（ＳＷ）、２１・・・単位プロセッサ１の動作を制
御する回路（ＣＮＴ’）である。 なお、各図中、同一符号は同一、又は相当部分を示す。 出 願 人 工業技術院長 川田裕部 第１図 第３図 第４図 （ａ） （ｂ） 手続補正書（自発） 昭和に０年１月２３日
ト図、第２図はこの発明の一実施例である画像処理方式
を示すブロック構成図、第３図は、第２図の画像処理方
式において、各単位プロセッサ間を接続する信号線の構
成を示す図、第４図（ａ）及び（ｂ）は、それぞれ第２
図の画像処理方式においにおいて、１つの単位プロセッ
サの内部構成の一例を示すブロック構成図である。 図において、１・・・単位プロセッサ、２．２ａ〜２ｄ
、３．３ａ〜３ｄ、５，７．１６ａ、１６ｂ、１７ａ。 １７ｂ 、 １８〜２０・・・信号線、４・・・制御プ
ロセッサ、６・・・セレクタ、８・・・データの種類を
示す部分（ＴＡＧ）、９・・・データの値を示す部す部
分（ＢＯＤＹ）、１０ａｓ１０ｂ 、 ｌｌａ 、 ｌ
ｌｂ 、 １２〜１４−レジスタ、１５・・・スイッチ
回路（ＳＷ）、２１・・・単位プロセッサ１の動作を制
御する回路（ＣＮＴ’）である。 なお、各図中、同一符号は同一、又は相当部分を示す。 出 願 人 工業技術院長 川田裕部 第１図 第３図 第４図 （ａ） （ｂ） 手続補正書（自発） 昭和に０年１月２３日
Claims (1)
- ２次元座標平面上の格子点にディジタル化された画素値
を対応させたディジタル画像に対してアフィン変換を施
す処理において、この処理を、前記２次元座標平面上の
格子点に対応する単位プロセッサ群から成るプロセッサ
・アレイを用いて行う手段と、前記処理において、前記
プロセッサ・アレイの各単位プロセッサが、該当単位プ
ロセッサに対応する格子点の原座標に前記アフィン変換
の逆変換を施して目的座標を得て、この目的座標に対応
する単位プロセッサに前記原座標を転送し、この原座標
を受け取つた前記目的座標に対応する単位プロセッサが
、その画素値を前記原座標に対応する単位プロセッサに
転送を行う手段と、前記原座標及び画素値の転送を、前
記各単位プロセッサを経由して並列に行う手段とから成
ることを特徴とする画像処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130040A JPS619763A (ja) | 1984-06-26 | 1984-06-26 | 画像処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130040A JPS619763A (ja) | 1984-06-26 | 1984-06-26 | 画像処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619763A true JPS619763A (ja) | 1986-01-17 |
| JPH0157830B2 JPH0157830B2 (ja) | 1989-12-07 |
Family
ID=15024641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130040A Granted JPS619763A (ja) | 1984-06-26 | 1984-06-26 | 画像処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206678A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 並列デ−タ処理方式 |
| US6477281B2 (en) | 1987-02-18 | 2002-11-05 | Canon Kabushiki Kaisha | Image processing system having multiple processors for performing parallel image data processing |
-
1984
- 1984-06-26 JP JP59130040A patent/JPS619763A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62206678A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 並列デ−タ処理方式 |
| US6477281B2 (en) | 1987-02-18 | 2002-11-05 | Canon Kabushiki Kaisha | Image processing system having multiple processors for performing parallel image data processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157830B2 (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0221025B2 (ja) | ||
| JPS6053349B2 (ja) | 画像処理プロセツサ | |
| Jenq et al. | Reconfigurable mesh algorithms for the Hough transform | |
| US5315699A (en) | Filtering operation method for very high-speed image processing system | |
| JPS6116369A (ja) | 画像処理装置 | |
| JPS619763A (ja) | 画像処理方式 | |
| Scherson et al. | A reconfigurable fully parallel associative processor | |
| US6748514B2 (en) | Parallel processor and image processing system for simultaneous processing of plural image data items without additional circuit delays and power increases | |
| JP2862388B2 (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JP2558701B2 (ja) | デ−タ転送装置 | |
| Shih | A data path for a pixel-parallel image processing system | |
| Fukushima et al. | Architecture of an image signal processor | |
| JPS59200373A (ja) | 座標変換回路 | |
| JPS6083181A (ja) | 二次元マツチング回路 | |
| JPS62206678A (ja) | 並列デ−タ処理方式 | |
| JPS6379180A (ja) | 並列画像処理用ｌｓｉ | |
| JPS5831449A (ja) | 乗算器 | |
| JPH0444305B2 (ja) | ||
| JPH04291681A (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JPS62119682A (ja) | 画像処理装置 | |
| JPH05242053A (ja) | 並列データ処理装置 | |
| Fukushima et al. | Construction methods and performance evaluation for image processing systems with ISP LSIs | |
| JPH05324584A (ja) | ハイパーキューブの割当方法 | |
| JPS6314284A (ja) | 空間積和演算装置 | |
| JPS58217077A (ja) | メモリ−装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |