JPS6198123A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS6198123A JPS6198123A JP59220253A JP22025384A JPS6198123A JP S6198123 A JPS6198123 A JP S6198123A JP 59220253 A JP59220253 A JP 59220253A JP 22025384 A JP22025384 A JP 22025384A JP S6198123 A JPS6198123 A JP S6198123A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- output
- supply circuit
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
太陽電池など比較的に出力が不安定な１次の電源からの
エネルギを一旦コンデンサに蓄積し、その蓄積エネルギ
を負荷駆動に際し安定的に利用する電源回路に関するも
のである。
エネルギを一旦コンデンサに蓄積し、その蓄積エネルギ
を負荷駆動に際し安定的に利用する電源回路に関するも
のである。
従来は第２図に示すように電源１とコンデンサＯｓと負
荷３がともに並列接続され、コンデンサＣＢの各音゛を
比較的大きくすることで負荷３にかかる電源電圧ｖ１の
安定化と電源１から電荷の供□給がなくなった時の動作
時間をある程度に確保することの２点が計られていπ。
荷３がともに並列接続され、コンデンサＣＢの各音゛を
比較的大きくすることで負荷３にかかる電源電圧ｖ１の
安定化と電源１から電荷の供□給がなくなった時の動作
時間をある程度に確保することの２点が計られていπ。
なお、第２図中の電源１とコンデンサ０６間の逆流防止
素子はダイオードなどであシ必要によシ挿入さｎ、πも
のである。
素子はダイオードなどであシ必要によシ挿入さｎ、πも
のである。
負荷３が正常に動作する電源電圧Ｖ、の範囲、即ち、下
限ＶＯＦＩｉから上限ＶＯＰＭまでは、それが非常に広
い場合以外において、コンデンサ０８の容ｔｔＱ＜ら増
そうとも蓄積電荷の利用率が悪いという欠点があつ九。
限ＶＯＦＩｉから上限ＶＯＰＭまでは、それが非常に広
い場合以外において、コンデンサ０８の容ｔｔＱ＜ら増
そうとも蓄積電荷の利用率が悪いという欠点があつ九。
前記電圧ＶＯＰＬ Ｋは多少の余裕があるのが普通であ
るが一応電源電圧Ｖ、がｖＯ？Ｌ 以下では正常な動作
が保証されないということになる。即ち、この電圧ｖｏ
Ｐ′Ｘ−以下の分が利用できない分で、上ｍｌのような
利用率の悪い原因である。この様子上利用できない分に
斜線ｔ−施し元第′５図に基すシ そこで、コンデンサに蓄積される電荷の利用率′ 七大
きく改善することを目的とする。
るが一応電源電圧Ｖ、がｖＯ？Ｌ 以下では正常な動作
が保証されないということになる。即ち、この電圧ｖｏ
Ｐ′Ｘ−以下の分が利用できない分で、上ｍｌのような
利用率の悪い原因である。この様子上利用できない分に
斜線ｔ−施し元第′５図に基すシ そこで、コンデンサに蓄積される電荷の利用率′ 七大
きく改善することを目的とする。
〔問題点帖−決す′るπめの手段〕 ゛一般Ｋ、コ
ンデンサは一定容積においては容量と耐電圧の関係が反
比例にある。よって、本発明は例えば容ｉｉｌ′を減ら
しても極力耐電圧を高くした第１のコンデンサに電源か
ら電荷上より高電圧に蓄積する。次に、負荷にともに並
列な比較的小容量の第２のコンデンサ、負荷にかかる電
源電圧の分圧手段、その分圧手段ｋＡ”して負荷にρ為
たる電源電圧に対しヒステリシス入出力ｌ！＃−性を肩
する検出手段’ｔｅ続され、以上負荷などでは第１のコ
ンデンサと検出手段の出力でオン・オフ制御できるスイ
ッチング累子によって接続し、負荷への電源電圧をある
所望の範囲にできるようにしに。
ンデンサは一定容積においては容量と耐電圧の関係が反
比例にある。よって、本発明は例えば容ｉｉｌ′を減ら
しても極力耐電圧を高くした第１のコンデンサに電源か
ら電荷上より高電圧に蓄積する。次に、負荷にともに並
列な比較的小容量の第２のコンデンサ、負荷にかかる電
源電圧の分圧手段、その分圧手段ｋＡ”して負荷にρ為
たる電源電圧に対しヒステリシス入出力ｌ！＃−性を肩
する検出手段’ｔｅ続され、以上負荷などでは第１のコ
ンデンサと検出手段の出力でオン・オフ制御できるスイ
ッチング累子によって接続し、負荷への電源電圧をある
所望の範囲にできるようにしに。
ある時点で、電源は電荷の発生ｔせず、第１のコンデン
サは高い耐電圧付近まで充電していにとする。
サは高い耐電圧付近まで充電していにとする。
こｎ、以降、負荷は正常な動作を保証される電源電圧範
囲で第１のコンデンサの１圧が無くなるまで動作する。
囲で第１のコンデンサの１圧が無くなるまで動作する。
即ち、はぼ一定の割で電荷を第１のコンデンサから引出
すので蓄積電荷の利用率は従来例に比べ大幅に向上する
。この様子に従来例の第３図と同様に第４図に示す。
すので蓄積電荷の利用率は従来例に比べ大幅に向上する
。この様子に従来例の第３図と同様に第４図に示す。
〔夾抱例〕 。
以下に本発明の実施ＶＡＪを図に基づいて説明する。
第１図において、不安定な出力のｔ源１框メ°イオード
など逆流防止素子の有無に関わらず菖１のコノデフすＯ
ｓにその耐電圧ｖｏｕ近くまでの充′４能力があり、負
荷３・にともに並列接続の比較的小容量の１！２のコン
デンサ０１−と負荷５にかη為る電源電圧Ｖｌ−の分圧
手段４、その分圧手段の出力電圧Ｖｌｌ ｆ通じて負荷
３にかかる電源電圧ｖＩｉに対しヒステリシス入出力特
性を持つ検出手段５ｔ−配し、第１のコンデンサ０８の
電荷は検出手段５．の出力信号りによってオ・ンｌオフ
制御されるスイッチング素子６で負荷３に運ばれるよう
に接続されている。 ・” このように、スイッチング素子６で第１のコンデンサか
ら電荷にオンノオフ制御によシ引出丁と第１のコンデン
サに蓄積さ：ｎ、７Ｃ電荷の利用率が高くなる。この様
子ｔ−第３図と比較しながら第４図に示す。゛まπ、こ
のことは電源１〃為らの補給がない場合に動作持続時間
が従来に比し大幅に沖びる。
など逆流防止素子の有無に関わらず菖１のコノデフすＯ
ｓにその耐電圧ｖｏｕ近くまでの充′４能力があり、負
荷３・にともに並列接続の比較的小容量の１！２のコン
デンサ０１−と負荷５にかη為る電源電圧Ｖｌ−の分圧
手段４、その分圧手段の出力電圧Ｖｌｌ ｆ通じて負荷
３にかかる電源電圧ｖＩｉに対しヒステリシス入出力特
性を持つ検出手段５ｔ−配し、第１のコンデンサ０８の
電荷は検出手段５．の出力信号りによってオ・ンｌオフ
制御されるスイッチング素子６で負荷３に運ばれるよう
に接続されている。 ・” このように、スイッチング素子６で第１のコンデンサか
ら電荷にオンノオフ制御によシ引出丁と第１のコンデン
サに蓄積さ：ｎ、７Ｃ電荷の利用率が高くなる。この様
子ｔ−第３図と比較しながら第４図に示す。゛まπ、こ
のことは電源１〃為らの補給がない場合に動作持続時間
が従来に比し大幅に沖びる。
第５図は分圧手段４の一具体例で２つのコンデンサＣＩ
とＯｓから構成され、その分圧電圧ＶＢにグラウンドを
それぞれ負電圧Ｖｓｓ９ｉｌｌま７２：はＶＤＤ側の場
合、ともに、次のように表わされる。
とＯｓから構成され、その分圧電圧ＶＢにグラウンドを
それぞれ負電圧Ｖｓｓ９ｉｌｌま７２：はＶＤＤ側の場
合、ともに、次のように表わされる。
ＶＢ ＝−二二一−ＶＬ ［：ＶＬ０＋＋Ｏｔ
笛６図は分圧電圧ＶＢ ｆ介して負荷３にかρ・る電源
電圧Ｖ Ｄ Ｄ −Ｖ １３ ｓ＝：Ｖ Ｌま７ｍＨＶ
ｓｓ−ＶＤＤ＝ＶＬに対しヒステリシス入出力特性金持
って検出する検出手段５の具体例４つであり、グラウン
ドがＶＤＤ、Ｖｓｓ、Ｒ８７リツプ７０７ブ２１ＩＺＮ
ＯＲ回路Ｎ０１ＮＡＮ Ｄ回路ＨＡであるのかで４つの
構成になるのを示している。工はインバータで、Ｃはコ
ンバータであす、コンバータＣはインバータ２個の縦列
接続なのでインバータの反転電圧とコンバータの変換電
圧はともにｖＩ で示し、大小関係Ｈｙｘ１（ｖｘｚ、
ｌｖｘ＋ＫＩＶＩ２１である。］） １Ｍｍ Ｄ Ｍ＋
Ｉ）Ｐ 、 Ｄｒにともに出力信号である。広く公知の
技術、例えば、イオン注入によるトランジスタの閾値′
ぽ１圧の設定やチャネルの長や幅によるに値の設定など
によって、インバータの反転電圧やコンバータの質候Ｉ
Ｌ圧は設定される。
電圧Ｖ Ｄ Ｄ −Ｖ １３ ｓ＝：Ｖ Ｌま７ｍＨＶ
ｓｓ−ＶＤＤ＝ＶＬに対しヒステリシス入出力特性金持
って検出する検出手段５の具体例４つであり、グラウン
ドがＶＤＤ、Ｖｓｓ、Ｒ８７リツプ７０７ブ２１ＩＺＮ
ＯＲ回路Ｎ０１ＮＡＮ Ｄ回路ＨＡであるのかで４つの
構成になるのを示している。工はインバータで、Ｃはコ
ンバータであす、コンバータＣはインバータ２個の縦列
接続なのでインバータの反転電圧とコンバータの変換電
圧はともにｖＩ で示し、大小関係Ｈｙｘ１（ｖｘｚ、
ｌｖｘ＋ＫＩＶＩ２１である。］） １Ｍｍ Ｄ Ｍ＋
Ｉ）Ｐ 、 Ｄｒにともに出力信号である。広く公知の
技術、例えば、イオン注入によるトランジスタの閾値′
ぽ１圧の設定やチャネルの長や幅によるに値の設定など
によって、インバータの反転電圧やコンバータの質候Ｉ
Ｌ圧は設定される。
第７図は本発明による実施例のグラウンドが正電圧ＶＤ
Ｄ 側の時の検出手段５に卦ける入力の分圧電圧ＶＢ
と出力の信号ＤＰのヒステリシス入出力特性を示す
例である。
Ｄ 側の時の検出手段５に卦ける入力の分圧電圧ＶＢ
と出力の信号ＤＰのヒステリシス入出力特性を示す
例である。
第８図は第７図と同様にグラウンドが負電圧Ｖｓｓ
側、入力のＶＢ 、出力の信号］）Ｍの時の検出手段５
のヒステリシス入出力特性を示す例である。
側、入力のＶＢ 、出力の信号］）Ｍの時の検出手段５
のヒステリシス入出力特性を示す例である。
第９図と第１０図にともにスイッチング素子６の具体例
で少なくもデプレション−モード動作をする電界効果ト
ランジスタで、そｎ、ぞれＮ及びＰチャネル型であり、
各トランジスタの閾値電圧を適宜に公知の技術で設定な
る選択することにより本発明の実施例の起動と負荷３を
正常動作の開始及びその持続を保証するπめであシ、グ
ラウンドが負電圧Ｖａｓ 側及び正電圧ｖＤＤ 側
の時にそれぞれ使用される。
で少なくもデプレション−モード動作をする電界効果ト
ランジスタで、そｎ、ぞれＮ及びＰチャネル型であり、
各トランジスタの閾値電圧を適宜に公知の技術で設定な
る選択することにより本発明の実施例の起動と負荷３を
正常動作の開始及びその持続を保証するπめであシ、グ
ラウンドが負電圧Ｖａｓ 側及び正電圧ｖＤＤ 側
の時にそれぞれ使用される。
第１１図は、分圧手段４の他の具体例で３つのコンデン
サＯＡ、ＯＢ、ＣｉＯの直列接続して構成し、その分圧
電圧ＶＢＩ、Ｖ！１２は次のように表Ｖさｊ、る。
サＯＡ、ＯＢ、ＣｉＯの直列接続して構成し、その分圧
電圧ＶＢＩ、Ｖ！１２は次のように表Ｖさｊ、る。
Ｃ
ＶＢ２＝Ｖ１１／（１＋−）
（Ｖ）ＣＢ 但し、ＶＬ）ＶＢｊ）ＶＢ２ 又ｎ Ｖ Ｌ＜Ｖ Ｂ
１＜Ｖ、Ｂ ２上の２式から、ＶＬ、ＶＢｌ、ＶＢ２
．ＣＢ に具体的歓値七代入することで容易コンデンサ
ＣムとＯＯの容量が求められる。
（Ｖ）ＣＢ 但し、ＶＬ）ＶＢｊ）ＶＢ２ 又ｎ Ｖ Ｌ＜Ｖ Ｂ
１＜Ｖ、Ｂ ２上の２式から、ＶＬ、ＶＢｌ、ＶＢ２
．ＣＢ に具体的歓値七代入することで容易コンデンサ
ＣムとＯＯの容量が求められる。
第１２図は、第１１図に示しにような分圧手段４とペア
で使用する検出手段５の他の具体例で、第６図に示しχ
ものと同様に４つの異なる構成があす、インバータエと
コンバータＣのそれぞれの反転電圧ＶＺと変換電圧Ｖ工
ｎＷ；、６図の場合と同じ、公知の技術を使い、かつ、
等しくなるように作られ、入出力特性は第６図に示しに
ものと同様である。
で使用する検出手段５の他の具体例で、第６図に示しχ
ものと同様に４つの異なる構成があす、インバータエと
コンバータＣのそれぞれの反転電圧ＶＺと変換電圧Ｖ工
ｎＷ；、６図の場合と同じ、公知の技術を使い、かつ、
等しくなるように作られ、入出力特性は第６図に示しに
ものと同様である。
第１３図は第１図に示しπものにレベルシフタ７２！−
付加しπものであり、第１のコンデンサＯｓに並列接続
されにレベルシフタ７は検出手段５からの・信号Ｄｉよ
シレベルの高い、即ち、大裾幅の信号Ｓにレベルアップ
してスイッチング素子６にオンｌオフする。
付加しπものであり、第１のコンデンサＯｓに並列接続
されにレベルシフタ７は検出手段５からの・信号Ｄｉよ
シレベルの高い、即ち、大裾幅の信号Ｓにレベルアップ
してスイッチング素子６にオンｌオフする。
このような構成で、特に第９図と第１０図に示しπスイ
ッチング素子６をエンハンスメント・モード動作も可能
な絶縁ゲート型電界効果トランジスタにした場合などで
はオン時のスイッチング素子６の駆動能力はエンノ・ン
スメントモードにあｊ。
ッチング素子６をエンハンスメント・モード動作も可能
な絶縁ゲート型電界効果トランジスタにした場合などで
はオン時のスイッチング素子６の駆動能力はエンノ・ン
スメントモードにあｊ。
ば第１図で示しπものよりかなる大きく出来る。
そのため、負荷３が重い場合に対応できる。
第１４図と第１５図はともにレベルシスタフの具体例で
、それぞｊ、グラウンドが負電圧Ｖｓｓ 側と正電圧
ＶＤＤ 側の場合のものであり、第６図と第１２図に
示した検出手段５の出力信号］）！１．Ｄｌｌ。
、それぞｊ、グラウンドが負電圧Ｖｓｓ 側と正電圧
ＶＤＤ 側の場合のものであり、第６図と第１２図に
示した検出手段５の出力信号］）！１．Ｄｌｌ。
ＤＰ、Ｄ；の中刃・ら適しπものに受けてそれぞれ高レ
ベルの出力信号８ＭとＳＰに出力する。
ベルの出力信号８ＭとＳＰに出力する。
以上のような実施例において、第１のコンデンサＣ８に
ついて、ある一定容積が与えられ瓦場合、従来のものと
異なる、より高耐電圧で、より小谷量にすればてる程、
充電１を圧がすぐ上昇して、光１！開始から負荷３の正
常な動作開始までの時間が短かぐ、まπ、蓄積電荷ｆは
よシ高い充電電圧で確保しているので蓄ａｔ荷の利用率
もよシ高くでき、それに伴って、充電が電源１からされ
ない場合でも負荷３の正常な動作持続時間が長くなるよ
うに有効に作用する。
ついて、ある一定容積が与えられ瓦場合、従来のものと
異なる、より高耐電圧で、より小谷量にすればてる程、
充電１を圧がすぐ上昇して、光１！開始から負荷３の正
常な動作開始までの時間が短かぐ、まπ、蓄積電荷ｆは
よシ高い充電電圧で確保しているので蓄ａｔ荷の利用率
もよシ高くでき、それに伴って、充電が電源１からされ
ない場合でも負荷３の正常な動作持続時間が長くなるよ
うに有効に作用する。
この発明は以上説明しにように、比較的出力状態が不安
定な電源からの電荷上より小容量であっても、より高耐
電圧のコンデンサに蓄積するシステムなので、起動を早
く、また、動作のＩ持Ｒｋ長くでき、これでクロックに
応用すれば動作電源電圧範囲が規定可能な扁い歩度精度
が得られるとともに、電池によらない電源回路が提供、
即ち、電池中に多量に含まれ、環境汚染の恐れのある水
銀を一般社会に送り込まない、ま７ｃは、その通板に×
献できるという効果がある。
定な電源からの電荷上より小容量であっても、より高耐
電圧のコンデンサに蓄積するシステムなので、起動を早
く、また、動作のＩ持Ｒｋ長くでき、これでクロックに
応用すれば動作電源電圧範囲が規定可能な扁い歩度精度
が得られるとともに、電池によらない電源回路が提供、
即ち、電池中に多量に含まれ、環境汚染の恐れのある水
銀を一般社会に送り込まない、ま７ｃは、その通板に×
献できるという効果がある。
第、１図と第１３図は本発明の電源回路のブロック図、
第２図と第３図はそれぞれ従来の電源回路のブロック図
と第１のコンデンサＣ８の蓄積電荷の利用率上定性的に
示した図、第４図は第１のコンデンサ０日の蓄積電荷の
利用率を定性的に示しπ図、第５図と第１１図は分圧手
段４の具体列を示す図、第６図と第１２図に検出手段５
の具体例の図、第７図と第８図は検出手段５のヒステリ
シス入出力特性を示しπ図、第９図と第１０図にそれぞ
れスイッチ素子゛６の具体例で示す図、第１４図ａ！１
５図はレベルシフタ７の具体例上＊す図 ゛である
。 １・・・電源 □ ２・・・逆流防止素子 ３・・・負荷 ４・・・分圧手段 ５・・・検出手段 ６・・・スイッチング素子 ７・壷φレベルシフタ Ｃ８・・・第１のコンデンサ Ｏｒ、・・・第２のコンデンサ □Ｄ、ＤＭ、Ｄ
Ｉ、ＤＰ、ＤＰ・・・検出手段の出力信号ＶＢ、ＶＢＩ
、Ｖ１１２・・・分圧電圧■−・・・負荷にかかる電源
電圧 ｓ、ｓｙ、ｓア・・・レベルシフタの出力信号Ｃ・・・
検出手段にあるコンパータ エ・・・検出手段にあるインバータ ｖＩ、ｖｘ＋、ｖｚｚ…インバータの反転電圧力為コン
バータのｆ換電圧 以上 出願人セイコー電子工業法式会社 第１図 第２図 第６図 第７図 第８図 Ｖａ ＶＢ第１２図
第２図と第３図はそれぞれ従来の電源回路のブロック図
と第１のコンデンサＣ８の蓄積電荷の利用率上定性的に
示した図、第４図は第１のコンデンサ０日の蓄積電荷の
利用率を定性的に示しπ図、第５図と第１１図は分圧手
段４の具体列を示す図、第６図と第１２図に検出手段５
の具体例の図、第７図と第８図は検出手段５のヒステリ
シス入出力特性を示しπ図、第９図と第１０図にそれぞ
れスイッチ素子゛６の具体例で示す図、第１４図ａ！１
５図はレベルシフタ７の具体例上＊す図 ゛である
。 １・・・電源 □ ２・・・逆流防止素子 ３・・・負荷 ４・・・分圧手段 ５・・・検出手段 ６・・・スイッチング素子 ７・壷φレベルシフタ Ｃ８・・・第１のコンデンサ Ｏｒ、・・・第２のコンデンサ □Ｄ、ＤＭ、Ｄ
Ｉ、ＤＰ、ＤＰ・・・検出手段の出力信号ＶＢ、ＶＢＩ
、Ｖ１１２・・・分圧電圧■−・・・負荷にかかる電源
電圧 ｓ、ｓｙ、ｓア・・・レベルシフタの出力信号Ｃ・・・
検出手段にあるコンパータ エ・・・検出手段にあるインバータ ｖＩ、ｖｘ＋、ｖｚｚ…インバータの反転電圧力為コン
バータのｆ換電圧 以上 出願人セイコー電子工業法式会社 第１図 第２図 第６図 第７図 第８図 Ｖａ ＶＢ第１２図
Claims (1)
- 【特許請求の範囲】 １）電源、前記電源に並列接続の第１のコンデンサ、互
いに直列接続され、かつ、それぞれの一端を前記第１の
コンデンサに並列接続したスイツチング素子と負荷、前
記負荷にともに並列接続の第２のコンデンサと分圧手段
、前記負荷に並列接続され前記分圧手段の出力を受け前
記スイツチング素子をオン、オフ制御する検出手段から
なる電源回路。 ２）前記電源と前記第１のコンデンサの間にダイオード
などの電流の逆流防止素子を有する特許請求の範囲第１
項記載の電源回路。 ３）前記スイツチング回路が少なくもデプレシヨン・モ
ード動作が可能な電界効果トランジスタである特許請求
の範囲第１項記載の電源回路。 ４）前記第１のコンデンサに並列接続され、前記検出手
段の出力を受け、自身の出力で前記スイツチング素子を
制御するレベルシフタを設け、かつ、前記スイツチング
素子をデプレシヨンとエンハンスメントの２モード動作
が可能な絶縁ゲート型電界効果トランジスタにしたこと
を特徴とする特許請求の範囲第１項記載の電源回路。 ５）イオン注入技術の利用や個々に使用されるトランジ
スタのチヤネル長と幅の違いで異なる反転電圧又は変換
電圧に作り込まれたインバータとコンバータで前記分圧
手段の出力を受け、ノア回路２個又はナンド回路２個か
らなるリセツトとセツトが可能なＲＳフリツプフロツプ
に前記インバータとコンバータのそれぞれの出力を入力
してヒステリシス入出力特性を持つ前記検出手段を有す
る特許請求の範囲第１項記載の電源回路。 ６）少なくも素子３個を直列接続して相異なる電圧を出
力する２つの出力端子を持つ前記分圧手段、閾値電圧が
少なくもほぼ等しい前記インバータとコンバータでヒス
テリシス入出力特性を持つ前記検出手段を有する特許請
求の範囲第１項記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220253A JPS6198123A (ja) | 1984-10-19 | 1984-10-19 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220253A JPS6198123A (ja) | 1984-10-19 | 1984-10-19 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6198123A true JPS6198123A (ja) | 1986-05-16 |
Family
ID=16748287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220253A Pending JPS6198123A (ja) | 1984-10-19 | 1984-10-19 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144U (ja) * | 1990-04-13 | 1992-01-06 |
-
1984
- 1984-10-19 JP JP59220253A patent/JPS6198123A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144U (ja) * | 1990-04-13 | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245524A (en) | DC-DC converter of charge pump type | |
| US4977381A (en) | Differential relaxation oscillator | |
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US4709200A (en) | Power source circuit | |
| ATE162023T1 (de) | Ladungspumpe mit geschalteter kapazität sowie sägezahnoszillator mit einer solchen ladungspumpe | |
| JPH03235517A (ja) | スイッチ回路 | |
| US4463270A (en) | MOS Comparator circuit | |
| US6124746A (en) | Adjustable delay circuit | |
| US4385245A (en) | MOS Power-on reset circuit | |
| US7990739B2 (en) | Asymmetrical resonant power converters | |
| US5120995A (en) | Switched peak detector | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JP2002051537A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US4431929A (en) | CMOS Dynamic amplifier | |
| KR920006015B1 (ko) | 집적 논리회로 | |
| JP3362890B2 (ja) | バツフア回路 | |
| JP3406613B2 (ja) | 三角波発振回路 | |
| US4217505A (en) | Monostable multivibrator | |
| JPS617724A (ja) | ブ−トストラツプ型インバ−タ−回路 | |
| JPH0213821B2 (ja) | ||
| EP0101947A1 (en) | Driving circuit | |
| JPH0430207B2 (ja) | ||
| JP2566931B2 (ja) | レベル比較器 | |
| JPH0442615A (ja) | 半導体集積回路 |