JPS6199332A - プラズマエツチング方法 - Google Patents
プラズマエツチング方法Info
- Publication number
- JPS6199332A JPS6199332A JP59221025A JP22102584A JPS6199332A JP S6199332 A JPS6199332 A JP S6199332A JP 59221025 A JP59221025 A JP 59221025A JP 22102584 A JP22102584 A JP 22102584A JP S6199332 A JPS6199332 A JP S6199332A
- Authority
- JP
- Japan
- Prior art keywords
- plasma etching
- plasma
- gas
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はプラズマエツチング方法に係り、例えば、半導
体装置の製造プロセスにおける絶縁膜のプラズマエツチ
ング方法に関する。
体装置の製造プロセスにおける絶縁膜のプラズマエツチ
ング方法に関する。
半導体装置を製造するウェハープロセスにおいて、半導
体装置を微細化、高集積化するために、ドライエツチン
グが使用されているが、このドライエツチング法の中で
、最近、特にプラズマエツチング方法が重用されるよう
になってきた。
体装置を微細化、高集積化するために、ドライエツチン
グが使用されているが、このドライエツチング法の中で
、最近、特にプラズマエツチング方法が重用されるよう
になってきた。
プラズマエツチング方法とは反応ガスを高周波放電など
によって励起してプラズマ化し、被処理膜に接触させて
、プラズマ中のラジカルとの化学反応によって被処理膜
をガス化して除去する方法で、効率良く、且つ、高精度
にエツチングできる利点がある。
によって励起してプラズマ化し、被処理膜に接触させて
、プラズマ中のラジカルとの化学反応によって被処理膜
をガス化して除去する方法で、効率良く、且つ、高精度
にエツチングできる利点がある。
しかし、反応ガスの種類によっては、反応生成物が残存
する場合があり、そのような場合のプラズマエツチング
には新規な対策が必要である。
する場合があり、そのような場合のプラズマエツチング
には新規な対策が必要である。
［従来の技術］
第２図はプラズマエツチング装置の概要断面図で、１は
反応室、２は反応ガス流入０．３は真空排気口、４，５
は対向電極、６は絶縁体、７は被処理試料（半導体基板
） 、 ＲＦは高周波発振器（周波数：１３．５６ＭＨ
ｚ）を示しテイル。
反応室、２は反応ガス流入０．３は真空排気口、４，５
は対向電極、６は絶縁体、７は被処理試料（半導体基板
） 、 ＲＦは高周波発振器（周波数：１３．５６ＭＨ
ｚ）を示しテイル。
このようなプラズマエツチング装置に、第３図１８）に
示す工程断面図のような半導体基板を装入して、以下に
説明する反応ガスを用いて、プラズマエツチングを行な
う。
示す工程断面図のような半導体基板を装入して、以下に
説明する反応ガスを用いて、プラズマエツチングを行な
う。
第３図（ａ）において、１１はｎ型半導体基板（ウェハ
ー）、１２はｐ型領域、１３は二酸化シリコン膜（Ｓ’
ｉ０２ ＩＩＩ） 、 １４はレジスト膜パターンを示
し、このレジスト膜パターン１４をマスクとして５ｉＯ
２１１１Ｉ！１３を窓あけする場合には、第２図に示す
エツチング装置にこの半導体基板を装入し、図示のよう
に一方の電極５に半導体基板を載置して、水素を含む弗
化炭素系ガス、例えばトリフロロメタン（ＣＨＦ ａ
）ガスを反応ガス流入口２から導入する。
ー）、１２はｐ型領域、１３は二酸化シリコン膜（Ｓ’
ｉ０２ ＩＩＩ） 、 １４はレジスト膜パターンを示
し、このレジスト膜パターン１４をマスクとして５ｉＯ
２１１１Ｉ！１３を窓あけする場合には、第２図に示す
エツチング装置にこの半導体基板を装入し、図示のよう
に一方の電極５に半導体基板を載置して、水素を含む弗
化炭素系ガス、例えばトリフロロメタン（ＣＨＦ ａ
）ガスを反応ガス流入口２から導入する。
かくして、反応室１の中の減圧度を０．１〜Ｉ Ｔｏｒ
ｒ程度にして、両電極４，５の間に高周波電力を印加し
、反応ガスをプラズマ化して、レジスト膜パターン１４
から露出している５ｉ０２膜１３をエツチングする。
ｒ程度にして、両電極４，５の間に高周波電力を印加し
、反応ガスをプラズマ化して、レジスト膜パターン１４
から露出している５ｉ０２膜１３をエツチングする。
［発明が解決しようとする問題点〕
そうすると、第３図（ｂ）に示す工程断面図のように、
５ｉ０２膜１３がエツチングされ始めるが、一方でレジ
スト膜パターン１４と接触したプラズマガスによってデ
ポジット膜１５が生成され、例えば膜厚５０００人の５
ｉ０２膜１３を窓あけする場合に、膜厚数１００人程フ
チエツチングすると、この析出したデポジット膜１５が
表面を覆い、エツチング速度が遅くなって、やがてエツ
チングが進行しなくなると云う問題が起きる。
５ｉ０２膜１３がエツチングされ始めるが、一方でレジ
スト膜パターン１４と接触したプラズマガスによってデ
ポジット膜１５が生成され、例えば膜厚５０００人の５
ｉ０２膜１３を窓あけする場合に、膜厚数１００人程フ
チエツチングすると、この析出したデポジット膜１５が
表面を覆い、エツチング速度が遅くなって、やがてエツ
チングが進行しなくなると云う問題が起きる。
このように、エツチングが不安定になると、パターンニ
ング精度も悪くなり、且つ、このデポジット膜を除去し
なければ、エツチングを行なうことができな（なる。
ング精度も悪くなり、且つ、このデポジット膜を除去し
なければ、エツチングを行なうことができな（なる。
本発明は、このようなデポジット膜を除去し、一定速度
で高精度にパターンニングするプラズマエツチング方法
を提案するものである。
で高精度にパターンニングするプラズマエツチング方法
を提案するものである。
［問題点を解決するための手段］
その問題は、水素を含む弗化炭素系ガスによって、レジ
スト膜マスクを設けた被処理試料をプラズマエツチング
する工程において、該プラズマエツチングの途中で、酸
素ガスによるプラズマ処理を行なうようにしたプラズマ
エツチング方法によって解決される。
スト膜マスクを設けた被処理試料をプラズマエツチング
する工程において、該プラズマエツチングの途中で、酸
素ガスによるプラズマ処理を行なうようにしたプラズマ
エツチング方法によって解決される。
例えば、水素を含む弗化炭素系ガスによるプラズマエツ
チングと、酸素ガスによるプラズマ処理とを交互に行な
い、レジスト膜マスクの除去と被処理試料の窓開けとが
同時に完了するようにしたプラズマエツチング方法を行
なう。
チングと、酸素ガスによるプラズマ処理とを交互に行な
い、レジスト膜マスクの除去と被処理試料の窓開けとが
同時に完了するようにしたプラズマエツチング方法を行
なう。
［作用］
即ち、水素を含む弗化炭素系ガスによって、一定の膜厚
をプラズマエツチングすると、デポジット膜が生成され
る。従って、次に、酸素ガスによるプラズマ処理を行な
って、デポジット膜を除去する。
をプラズマエツチングすると、デポジット膜が生成され
る。従って、次に、酸素ガスによるプラズマ処理を行な
って、デポジット膜を除去する。
かくして、プラズマエツチングとプラズマ処理とを交互
に行なえば、エツチングを一定速度で進行させることが
できる。更に、レジスト膜は酸素ガスプラズマによって
灰化されて取り除かれるから、処理時間の切り換えを上
手に関節すれば、パターンニング終了と同時にレジスト
膜パターンも除かれ、レジスト膜除去の工程を省略して
、フォトプロセス工程を簡単化することも可能になる。
に行なえば、エツチングを一定速度で進行させることが
できる。更に、レジスト膜は酸素ガスプラズマによって
灰化されて取り除かれるから、処理時間の切り換えを上
手に関節すれば、パターンニング終了と同時にレジスト
膜パターンも除かれ、レジスト膜除去の工程を省略して
、フォトプロセス工程を簡単化することも可能になる。
［実施例］
以下３図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｄｌは本発明にかかる工程順断面図を
示しており、同図（ａ）は第３図＜２１）と同様に、ｎ
型半導体基板１１にｐ型頭域１２が設けられ、その表面
に被覆したＳｔ Ｏ２１１ｉ１３を窓開けするために、
レジスト膜パターン１４が形成されている工程途中図で
ある。
示しており、同図（ａ）は第３図＜２１）と同様に、ｎ
型半導体基板１１にｐ型頭域１２が設けられ、その表面
に被覆したＳｔ Ｏ２１１ｉ１３を窓開けするために、
レジスト膜パターン１４が形成されている工程途中図で
ある。
このような半導体基板を、第２図に示すエツチング装置
に装入し、電極５上に載置して、トリフロロメタンガス
を反応ガス流入口２から流入させる。そうすれば、第１
図山）に示すように、露出した５ｉ０２膜１３がエツチ
ングされ、その膜厚が５００・〜１０００人程度エフチ
ング除去されると、デポジット膜１５が表面に生成され
、それが表面を覆うようになる。
に装入し、電極５上に載置して、トリフロロメタンガス
を反応ガス流入口２から流入させる。そうすれば、第１
図山）に示すように、露出した５ｉ０２膜１３がエツチ
ングされ、その膜厚が５００・〜１０００人程度エフチ
ング除去されると、デポジット膜１５が表面に生成され
、それが表面を覆うようになる。
次いで、エツチング装置に流入するトリフロロメタンガ
スを止め、次に、酸素ガスを反応ガス流入口２から流入
する。そうすると、第１図（Ｃ）に示すように、酸素ガ
スプラズマによってデポジット膜が除去される。その際
、レジスト膜パターン１４も表面が一部灰化して除去さ
れる。
スを止め、次に、酸素ガスを反応ガス流入口２から流入
する。そうすると、第１図（Ｃ）に示すように、酸素ガ
スプラズマによってデポジット膜が除去される。その際
、レジスト膜パターン１４も表面が一部灰化して除去さ
れる。
このようにして、エツチング装置に流入する反応ガスを
、トリフロロメタンガスと酸素ガスとで、交互に切り換
えてエツチングを進行させる。そうすれば、最終的には
、第１図（ｄ）に示すように、ｓ：ｏ２膜１３は窓開け
されて、表面に僅かのレジスト膜パターン１４が残存す
ることになるから、このレジスト膜パターン１４を酸素
ガスによって灰化して、完全に除去する。
、トリフロロメタンガスと酸素ガスとで、交互に切り換
えてエツチングを進行させる。そうすれば、最終的には
、第１図（ｄ）に示すように、ｓ：ｏ２膜１３は窓開け
されて、表面に僅かのレジスト膜パターン１４が残存す
ることになるから、このレジスト膜パターン１４を酸素
ガスによって灰化して、完全に除去する。
このように処理すれば、プラズマエツチングを一定速度
で進めることができ、且つ、窓開は工程でレジスト膜パ
ターンも除去されるため、次のレジスト膜除去工程が不
要になり、フォトプロセスが簡単化される。
で進めることができ、且つ、窓開は工程でレジスト膜パ
ターンも除去されるため、次のレジスト膜除去工程が不
要になり、フォトプロセスが簡単化される。
尚、上記はトリフロロメタン（ｃｕｔ、 ）ガスをエツ
チング反応ガスとした実施例であるが、本発明はジフロ
ロメタン（ＣＨＦ２ ’Ｉガスなど、他の水素を含む弗
化炭素系ガスによるエツチング全般に通用することがで
きる。
チング反応ガスとした実施例であるが、本発明はジフロ
ロメタン（ＣＨＦ２ ’Ｉガスなど、他の水素を含む弗
化炭素系ガスによるエツチング全般に通用することがで
きる。
［発明の効果］
以上の説明から明らかなように、本発明によればプラズ
マエツチングが容易に行なえて、パターンニング精度が
向上し、更に、工程の簡単化もできる効果のあるもので
ある。
マエツチングが容易に行なえて、パターンニング精度が
向上し、更に、工程の簡単化もできる効果のあるもので
ある。
第１図（ａ）〜（（旧よ本発明にかかるプラズマエツチ
ング方法の工程順断面図、 第２図はプラズマエツチング装置の概要断面図、第３図
（ａ）、 （ｂ）は従来のプラズマエツチング方法の工
程順断面図である。 図において、 ｌはプラズマエツチング装置の反応室、２は反応ガス流
入口、 ３は真空排気口、４．５は電極、 ＲＦ
は高周波発振器、７は被処理試料、 １１はｐ型半導体基板、 １２はｎ型領域、１３は５ｉ
０２膜、 １４はレジスト膜パターン１５はデ
ポジット膜 を示している。 σ Ｄ Ｌ へへ υ ℃νＶ
ング方法の工程順断面図、 第２図はプラズマエツチング装置の概要断面図、第３図
（ａ）、 （ｂ）は従来のプラズマエツチング方法の工
程順断面図である。 図において、 ｌはプラズマエツチング装置の反応室、２は反応ガス流
入口、 ３は真空排気口、４．５は電極、 ＲＦ
は高周波発振器、７は被処理試料、 １１はｐ型半導体基板、 １２はｎ型領域、１３は５ｉ
０２膜、 １４はレジスト膜パターン１５はデ
ポジット膜 を示している。 σ Ｄ Ｌ へへ υ ℃νＶ
Claims (2)
- （１）水素を含む弗化炭素系ガスによつて、レジスト膜
マスクを設けた被処理試料をプラズマエッチングする工
程において、該プラズマエッチングの途中で、酸素ガス
によるプラズマ処理を行なうようにしたことを特徴とす
るプラズマエッチング方法。 - （２）上記工程において、水素を含む弗化炭素系ガスに
よるプラズマエッチングと、酸素ガスによるプラズマ処
理とを交互に行ない、レジスト膜マスクの除去と被処理
試料の窓開けとが同時に完了するようにしたことを特徴
とする特許請求の範囲第１項記載のプラズマエッチング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221025A JPS6199332A (ja) | 1984-10-19 | 1984-10-19 | プラズマエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221025A JPS6199332A (ja) | 1984-10-19 | 1984-10-19 | プラズマエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199332A true JPS6199332A (ja) | 1986-05-17 |
Family
ID=16760306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59221025A Pending JPS6199332A (ja) | 1984-10-19 | 1984-10-19 | プラズマエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124527A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| EP0933802A4 (en) * | 1996-11-14 | 1999-10-27 | Tokyo Electron Ltd | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
| JP2020136473A (ja) * | 2019-02-19 | 2020-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
-
1984
- 1984-10-19 JP JP59221025A patent/JPS6199332A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124527A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| EP0933802A4 (en) * | 1996-11-14 | 1999-10-27 | Tokyo Electron Ltd | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
| US6727182B2 (en) | 1996-11-14 | 2004-04-27 | Tokyo Electron Limited | Process for the production of semiconductor device |
| JP2020136473A (ja) * | 2019-02-19 | 2020-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5908319A (en) | Cleaning and stripping of photoresist from surfaces of semiconductor wafers | |
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| US5100504A (en) | Method of cleaning silicon surface | |
| JPH0665215B2 (ja) | デバイスの製造における無転移スロット分離のための方法 | |
| US4403241A (en) | Method for etching III-V semiconductors and devices made by this method | |
| JPS6199332A (ja) | プラズマエツチング方法 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| Booth et al. | Application of plasma etching techniques to metal-oxide-semiconductor (MOS) processing | |
| US4569718A (en) | Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPH0669168A (ja) | 半導体装置の製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPS584930A (ja) | ホトレジスト剥離方法 | |
| JPH07106310A (ja) | ドライエッチング方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JP3256082B2 (ja) | プラズマクリーニング方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| JPS63177521A (ja) | 半導体装置の製造法 | |
| JPS61224420A (ja) | 半導体装置の製造方法 | |
| JPH02235335A (ja) | 半導体装置の製造方法 |