JPS6199333A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS6199333A JPS6199333A JP59220371A JP22037184A JPS6199333A JP S6199333 A JPS6199333 A JP S6199333A JP 59220371 A JP59220371 A JP 59220371A JP 22037184 A JP22037184 A JP 22037184A JP S6199333 A JPS6199333 A JP S6199333A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- dry etching
- pattern
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば半導体デバイス製造に際して用いられ
るパターン形成法に関するものである。
るパターン形成法に関するものである。
半導体デバイス製造時における、例えばＳｉ基板等のエ
ツチングとして、近年ではウェットエツチング手段に代
ってサイドエッチのないドライエツチング手段が用いら
れている。
ツチングとして、近年ではウェットエツチング手段に代
ってサイドエッチのないドライエツチング手段が用いら
れている。
つま９、半導体デバイスの高密度化に伴なって、基板面
に対して垂直な側面をもつパターンの得られるイオンエ
ツチングや反応性イオンエツチングが注目を集めている
。
に対して垂直な側面をもつパターンの得られるイオンエ
ツチングや反応性イオンエツチングが注目を集めている
。
しかし、このような垂直な側面の得られるドライエツチ
ングが用いられた場合に、つまり垂直な側面のあるパタ
ーンのものでは、第３図に示す如く、その上に重なる被
膜の形成が充分なものでなくなり、パターン１の穴部２
の付近においての被膜３には、例えばクラック４やマウ
スホール５等が起きがちなものとなり、この為被膜３が
配線用のものである場合には＠線等の故障の原因を内蔵
した半導体デバイスしか得られないといった欠点がある
。
ングが用いられた場合に、つまり垂直な側面のあるパタ
ーンのものでは、第３図に示す如く、その上に重なる被
膜の形成が充分なものでなくなり、パターン１の穴部２
の付近においての被膜３には、例えばクラック４やマウ
スホール５等が起きがちなものとなり、この為被膜３が
配線用のものである場合には＠線等の故障の原因を内蔵
した半導体デバイスしか得られないといった欠点がある
。
このような欠点は穴部２の側面が垂直なものであること
から起きるものであることに鑑み、このような垂直な側
面が形成されないよう、つまり科目状面が形成されるよ
うに、例えばエツチング時のガス圧や投入電力を変えた
りすることあるいは添加ガスを用いたりすることが研究
されている。
から起きるものであることに鑑み、このような垂直な側
面が形成されないよう、つまり科目状面が形成されるよ
うに、例えばエツチング時のガス圧や投入電力を変えた
りすることあるいは添加ガスを用いたりすることが研究
されている。
しかし、このような手段では、レジスト膜厚によって傾
斜角が大きく影響を受けるものであシ、この為ウェハー
内で一定の傾斜角しかもたないエツチングパターンのも
のは得られにくい。つまり、レジスト膜厚を極めて高精
度に一定のものとすることは不可能であり、どうしても
多少のバラツキはあり、従って一定の傾斜角の側面を有
するようなエツチングは困難である。
斜角が大きく影響を受けるものであシ、この為ウェハー
内で一定の傾斜角しかもたないエツチングパターンのも
のは得られにくい。つまり、レジスト膜厚を極めて高精
度に一定のものとすることは不可能であり、どうしても
多少のバラツキはあり、従って一定の傾斜角の側面を有
するようなエツチングは困難である。
又、エツチング時間によっても傾斜角は影響を受け、所
望の傾斜角の側面を有するようにする為の制御も面倒で
ある。
望の傾斜角の側面を有するようにする為の制御も面倒で
ある。
さらには、エツチング分布によっても影響を受けること
より、一定の傾斜角の側面を有するようなものはできに
くい。
より、一定の傾斜角の側面を有するようなものはできに
くい。
第１のレジストパターンを形成する工程と、前記第１の
レジストパターン上により中挟な第２の１ レジス
トパターンを形成して略階段形状の複合レジストパター
ンを形成する工程と、前記複合レジストパターンをマス
クとしてドライエツチングする工程とを含む。
レジストパターン上により中挟な第２の１ レジス
トパターンを形成して略階段形状の複合レジストパター
ンを形成する工程と、前記複合レジストパターンをマス
クとしてドライエツチングする工程とを含む。
第１図ａ −ｄは、本発明に係るパターン形成法の１実
施例の説明図である。
施例の説明図である。
まず、第１図ａに示す如く、半導体デバイスの基板１０
上の層１１の上に所定のレジスト膜を塗布し、露光現像
して第１のパターンである第１のレジストパターン１２
を形成する。
上の層１１の上に所定のレジスト膜を塗布し、露光現像
して第１のパターンである第１のレジストパターン１２
を形成する。
同、この第１のレジストパターン１２の厚さは、例えば
層１１のドラ仁エツチング速度が１００００ Ａ ７分
で、レジスト膜との選択比が４で、層１１の厚さイエッ
チング中に丁度減少消失すると考えられる程度のもので
ある。
層１１のドラ仁エツチング速度が１００００ Ａ ７分
で、レジスト膜との選択比が４で、層１１の厚さイエッ
チング中に丁度減少消失すると考えられる程度のもので
ある。
次に、同図すに示す如く、第１のレジスト／＜ターフ１
２上Ｋ、第１のレジストパターン１２より中挟でかつ充
分に厚みの厚い第２のレジストパターン１３を形成する
。
２上Ｋ、第１のレジストパターン１２より中挟でかつ充
分に厚みの厚い第２のレジストパターン１３を形成する
。
同、この第２のレジストパターン１３は、その巾が層１
１のエツチング後における表面の巾のものであるよう、
つまり層１１表面におけるエツチング後の巾がＷである
とするならば第２のレジストパターン１３の巾もＷであ
るよう、又、第１のレジストパターン１２が２５００
Ａ程度であるとするならば第２のレジストパターン１３
は約１μｍ程度といったように、ドライエツチング終了
後において第１のレジストパターン１２の巾がＷを保持
できるものであるよう設定される。
１のエツチング後における表面の巾のものであるよう、
つまり層１１表面におけるエツチング後の巾がＷである
とするならば第２のレジストパターン１３の巾もＷであ
るよう、又、第１のレジストパターン１２が２５００
Ａ程度であるとするならば第２のレジストパターン１３
は約１μｍ程度といったように、ドライエツチング終了
後において第１のレジストパターン１２の巾がＷを保持
できるものであるよう設定される。
そして、上記のように第１のレジストパターン上に第２
のレジストパターンが形成されて、全体として略階段形
状、例えば断面略凸形状の複合レジストパターン１４が
形成された後、この複合レジストパターン１４をマスク
としてドライエツチングを行なうと、同図Ｃに示す如く
、第２のレジストパターン１３下の第１のレジストパタ
ーン１２の横方向の突出部分はドライエツチング中に膜
べりを起こして消失し、これと共に層１１はドライエツ
チングを受けて科目状面が形成されるものとなる。つま
り、第１のレジストパターンの巾と第２のレジストパタ
ーンの巾の差によって、層１１はドライエツチングによ
って常に一定の傾斜角の科目状面のあるエツチングが行
なわれることになる。
のレジストパターンが形成されて、全体として略階段形
状、例えば断面略凸形状の複合レジストパターン１４が
形成された後、この複合レジストパターン１４をマスク
としてドライエツチングを行なうと、同図Ｃに示す如く
、第２のレジストパターン１３下の第１のレジストパタ
ーン１２の横方向の突出部分はドライエツチング中に膜
べりを起こして消失し、これと共に層１１はドライエツ
チングを受けて科目状面が形成されるものとなる。つま
り、第１のレジストパターンの巾と第２のレジストパタ
ーンの巾の差によって、層１１はドライエツチングによ
って常に一定の傾斜角の科目状面のあるエツチングが行
なわれることになる。
従って、これらのレジスト膜除去後、被膜１５が形成さ
れても、エツチング部分は垂直面でなく科目状面である
ので、同図ｄに示す如く、従来の場合とは異なってクラ
ックや一マウスホール等はないものとなり、よって信頼
性に富んだ半導体デバイスが得られる。
れても、エツチング部分は垂直面でなく科目状面である
ので、同図ｄに示す如く、従来の場合とは異なってクラ
ックや一マウスホール等はないものとなり、よって信頼
性に富んだ半導体デバイスが得られる。
同、上記ドライエツチングに際して第２のレジストパタ
ーン１３も膜べりを起こすが、第２のレジストパターン
はその膜厚が厚いこと及び熱処理のない場合にはその側
面が−はぼ垂直な面であることより、横方向の減少は起
きず、従ってこの第２のレジストパターン１３の巾Ｗで
層１１のエツチングは規定されるものとなる。つまり、
層１１のエツチングパターンは、第１のレジストパター
ンと第２のレジストパターンの巾の差によって側面の傾
斜角が制御され、かつ第２のレジストパターンの平面形
状によって平面形状パターンが制御されるのである。
ーン１３も膜べりを起こすが、第２のレジストパターン
はその膜厚が厚いこと及び熱処理のない場合にはその側
面が−はぼ垂直な面であることより、横方向の減少は起
きず、従ってこの第２のレジストパターン１３の巾Ｗで
層１１のエツチングは規定されるものとなる。つまり、
層１１のエツチングパターンは、第１のレジストパター
ンと第２のレジストパターンの巾の差によって側面の傾
斜角が制御され、かつ第２のレジストパターンの平面形
状によって平面形状パターンが制御されるのである。
又、上記実施例では、レジストパターンの形成後に熱処
理しない場合で述べたが、第１のレジストパターン１２
形成後に熱処理を施して第２図の如くエツジ部をなだら
かにしていると（第２のレジストパターンについては熱
処理を施さない）、層１１のドライエツチングに際して
は一層好都合、つまり層１１のエツチング具合が一層良
いものとなる。
理しない場合で述べたが、第１のレジストパターン１２
形成後に熱処理を施して第２図の如くエツジ部をなだら
かにしていると（第２のレジストパターンについては熱
処理を施さない）、層１１のドライエツチングに際して
は一層好都合、つまり層１１のエツチング具合が一層良
いものとなる。
ウェハー内の場所によらず同一の傾斜角をもつパターン
のものが形成でき、信頼性に富んだ高性能の半導体デバ
イスを作ることができる。
のものが形成でき、信頼性に富んだ高性能の半導体デバ
イスを作ることができる。
第１図ａ −ｄ及び第２図は本発明に係るパターン形成
法の実施例の説明図、第３図は従来のパターン形成法を
経た説明図である。 １０・・・基板、１１・・・層、１２・・・第１のレジ
ストパターン、１３・・・第２のレジストパターン、１
４・・・複合レジストパターン、１５・・・被膜。 特許出願人 日本ビクター株式会社 ・−′−゛−、 代理・人 宇 高 克、己 第１図
法の実施例の説明図、第３図は従来のパターン形成法を
経た説明図である。 １０・・・基板、１１・・・層、１２・・・第１のレジ
ストパターン、１３・・・第２のレジストパターン、１
４・・・複合レジストパターン、１５・・・被膜。 特許出願人 日本ビクター株式会社 ・−′−゛−、 代理・人 宇 高 克、己 第１図
Claims (1)
- 第１のレジストパターンを形成する工程と、前記第１
のレジストパターン上により巾狭な第２のレジストパタ
ーンを形成して略階段形状の複合レジストパターンを形
成する工程と、前記複合レジストパターンをマスクとし
てドライエッチングする工程とを含むことを特徴とする
パターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220371A JPS6199333A (ja) | 1984-10-22 | 1984-10-22 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220371A JPS6199333A (ja) | 1984-10-22 | 1984-10-22 | パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199333A true JPS6199333A (ja) | 1986-05-17 |
Family
ID=16750073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220371A Pending JPS6199333A (ja) | 1984-10-22 | 1984-10-22 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101668U (ja) * | 1990-02-02 | 1991-10-23 |
-
1984
- 1984-10-22 JP JP59220371A patent/JPS6199333A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101668U (ja) * | 1990-02-02 | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645562A (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| JPS6199333A (ja) | パタ−ン形成法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| CN1103493C (zh) | 降低在蚀刻氮化物时产生微负载的方法 | |
| US5858578A (en) | Photo masks for developing planar layers in a semiconductor device, and methods of forming the same | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6191948A (ja) | 半導体装置の製造方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| JPH0226024A (ja) | 半導体装置の製造方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JP2997794B2 (ja) | コンタクトホールの形成方法 | |
| JPH01214025A (ja) | 半導体装置の製造方法 | |
| JPS6039834A (ja) | 微細パタ−ンの形成方法 | |
| JPH034536A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| JPS61156739A (ja) | ドライエツチング方法 | |
| JPH0217649A (ja) | 微細パターン形成方法 | |
| JPH04199718A (ja) | 半導体装置の製造方法 |