JPS6199992A - 順次アクセスメモリ回路 - Google Patents
順次アクセスメモリ回路Info
- Publication number
- JPS6199992A JPS6199992A JP59218396A JP21839684A JPS6199992A JP S6199992 A JPS6199992 A JP S6199992A JP 59218396 A JP59218396 A JP 59218396A JP 21839684 A JP21839684 A JP 21839684A JP S6199992 A JPS6199992 A JP S6199992A
- Authority
- JP
- Japan
- Prior art keywords
- access memory
- circuit
- random access
- sequential access
- memory circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は情報を順次にメモリに記憶し、また順次にメモ
リから読み出す情報遅延機能をもった集積化メモリに好
適な順次アクセスメモリ回路に関する。
リから読み出す情報遅延機能をもった集積化メモリに好
適な順次アクセスメモリ回路に関する。
従来の順次アクセスメモリは、シフトレジメタが用いら
れる。しかし集積化メモリとした場合、汎用性をもたせ
るため２ビツト構成のメモリＩＣとなっており、シフト
レジ１スタの途中の任意の段から出力がとり出せないと
いう欠点をもっていた。
れる。しかし集積化メモリとした場合、汎用性をもたせ
るため２ビツト構成のメモリＩＣとなっており、シフト
レジ１スタの途中の任意の段から出力がとり出せないと
いう欠点をもっていた。
本発明の目的は任意の段数だけシフトした情報を出力す
ることのできる順次アクセスメモリ回路を提供すること
にあろう 〔発明の概要〕 本発明は順次アクセスメモリが画像信号のｌライ、ン遅
延用など用途が決まれば一定段数のシフト量となること
に着目し、ランダムアクセスメモリを順次アクセスメモ
リとして利用することにより、任意のシフト量が得られ
る順次アクセスメモリ回路である。
ることのできる順次アクセスメモリ回路を提供すること
にあろう 〔発明の概要〕 本発明は順次アクセスメモリが画像信号のｌライ、ン遅
延用など用途が決まれば一定段数のシフト量となること
に着目し、ランダムアクセスメモリを順次アクセスメモ
リとして利用することにより、任意のシフト量が得られ
る順次アクセスメモリ回路である。
以下１本発明の一実施例を第１図により説明する。本発
明の順次アクセスメモリ回路は第１図に示すように分周
回路１，２．計数回路３゜論理ゲート４．５，６，７，
８．入力データラツチ回路９．ゲート回路１０．出力デ
ータラッチ回路１１．そしてランダムアクセスメモリ１
２トからなっている。第１図に示す点線で囲まれた部分
が順次アクセスメモリ回路であり１点線で囲まれた外部
からはあたかもシフトレジスタを用いているように動作
する点が本発明の特徴である。
明の順次アクセスメモリ回路は第１図に示すように分周
回路１，２．計数回路３゜論理ゲート４．５，６，７，
８．入力データラツチ回路９．ゲート回路１０．出力デ
ータラッチ回路１１．そしてランダムアクセスメモリ１
２トからなっている。第１図に示す点線で囲まれた部分
が順次アクセスメモリ回路であり１点線で囲まれた外部
からはあたかもシフトレジスタを用いているように動作
する点が本発明の特徴である。
入力端子１３１／（は情報を遅延させるシフトクロック
の４倍のクロックを与える。分周回路１，２はＤフリッ
プ７０ツブ（Ｉ（Ｄ７４ＬＳ７４Ａ相当）で構成した１
／２分周回路で分周回路１の出力Ｑａ。
の４倍のクロックを与える。分周回路１，２はＤフリッ
プ７０ツブ（Ｉ（Ｄ７４ＬＳ７４Ａ相当）で構成した１
／２分周回路で分周回路１の出力Ｑａ。
および分周回路２の出力Ｑｂの波形は第２図に示すよう
になる。計数回路３は１２ピツトのバイナリカウンタ（
ＨＤ １４０４０相当）で構成し、その出力はランダム
アクセスメモリ１２のアドレス端子に接続される。汎用
の論理ゲー）４ 、５ 、６ 。
になる。計数回路３は１２ピツトのバイナリカウンタ（
ＨＤ １４０４０相当）で構成し、その出力はランダム
アクセスメモリ１２のアドレス端子に接続される。汎用
の論理ゲー）４ 、５ 、６ 。
７．８は第１図に示す構成とすることにより。
ランダムアクセスメモリ１２に与えるＯＥ倍信号ＷＥ倍
信号Ｃ８信号は第２図に示すようになる。
信号Ｃ８信号は第２図に示すようになる。
すなわち、アドレスＡＯ〜Ａ１ｏが１回変化する間にＣ
８は２回、ＯＥ、ＷＥはそれぞれ１回立下がる。こうす
ることにより、ランダムアクセスメモ１１２に記憶され
ている古い情報がまずて１で読み出され１次にＷＥで新
しい情報が同一の番地に記憶されろことＫなる。本発明
の一実施例ではランダムアクセスメモリ１２として８ビ
ット並列の１６にビットＲＡ Ｍ （ＨＭ６１１６相当
）を使用した場合を示している。入力データは５ＴＲＯ
ＢＥ端子ｉｌｔの位相に合わせて入力端子Ｉｏ−Ｉ７か
ら入力され入力データラッチ回路９ （ＨＤ７４ＬＳ２
７３相当）にラッチされ、ＷＥ倍信号タイミングでゲー
ト回路１０（ＨＤ７４ＬＳ２４４相当）が開くことによ
りランダムアクセスメモリ１２に書き込まれる。
８は２回、ＯＥ、ＷＥはそれぞれ１回立下がる。こうす
ることにより、ランダムアクセスメモ１１２に記憶され
ている古い情報がまずて１で読み出され１次にＷＥで新
しい情報が同一の番地に記憶されろことＫなる。本発明
の一実施例ではランダムアクセスメモリ１２として８ビ
ット並列の１６にビットＲＡ Ｍ （ＨＭ６１１６相当
）を使用した場合を示している。入力データは５ＴＲＯ
ＢＥ端子ｉｌｔの位相に合わせて入力端子Ｉｏ−Ｉ７か
ら入力され入力データラッチ回路９ （ＨＤ７４ＬＳ２
７３相当）にラッチされ、ＷＥ倍信号タイミングでゲー
ト回路１０（ＨＤ７４ＬＳ２４４相当）が開くことによ
りランダムアクセスメモリ１２に書き込まれる。
出力データはランダムアクセスメモリ１２かう読み出さ
れ、ＯＥ倍信号タイミングで出力デー１、タラッチ回路
１１（ＨＤ７４ＬＳ２４４相当）にラッチされ出力端子
ＯＯ〜０７から出力される。
れ、ＯＥ倍信号タイミングで出力デー１、タラッチ回路
１１（ＨＤ７４ＬＳ２４４相当）にラッチされ出力端子
ＯＯ〜０７から出力される。
ランダムアクセスメモＩＪ１２から読み出される古い情
報と新しく書き込まれる情報との関係は。
報と新しく書き込まれる情報との関係は。
入力端子１５から入力される水平同期信号（Ｈｓｙｎｃ
）が計数回路３のリセット端子に加えられていること
により常に画像の水平方向に対して位置合°わせができ
ていることてなる。本発明では画像メモリとしての順次
アクセスメモリに着目しているので１例えば１０００ピ
ツト／ラインのメモリパであれば、水平周期のリセット
パルスが入力端子１３の４ＣＬＫ信号が４０００サイク
ルごとに入力端子１５に加えられればよ＜ 、 ２００
０ピツト／ラインのメモリが必要な場合は４ Ｃ’ＬＫ
信号の８０００す・イクルごとに入力端子１５にリセッ
トパルスが加えられればよい。すなわち順次アクセスメ
モリとして任意のピット数の情報遅延メモリを構成する
ことができる。なお入力端子１６は通常の４倍のクロッ
クを入力している関係からシフトレジスタとしてのクロ
ック位相を合わせるため分周回路１．２にリセットをか
けるためのもので１例えば垂直同期信号（Ｖｓｙｎｃ
）を加えることで充分その役割をはたしうる。
）が計数回路３のリセット端子に加えられていること
により常に画像の水平方向に対して位置合°わせができ
ていることてなる。本発明では画像メモリとしての順次
アクセスメモリに着目しているので１例えば１０００ピ
ツト／ラインのメモリパであれば、水平周期のリセット
パルスが入力端子１３の４ＣＬＫ信号が４０００サイク
ルごとに入力端子１５に加えられればよ＜ 、 ２００
０ピツト／ラインのメモリが必要な場合は４ Ｃ’ＬＫ
信号の８０００す・イクルごとに入力端子１５にリセッ
トパルスが加えられればよい。すなわち順次アクセスメ
モリとして任意のピット数の情報遅延メモリを構成する
ことができる。なお入力端子１６は通常の４倍のクロッ
クを入力している関係からシフトレジスタとしてのクロ
ック位相を合わせるため分周回路１．２にリセットをか
けるためのもので１例えば垂直同期信号（Ｖｓｙｎｃ
）を加えることで充分その役割をはたしうる。
なお１本発明忙おいて第１図に示した順次アクセ、スメ
モリ回路の一実施例は１点線で囲まれた部分を１個のＩ
Ｃに集積することでなお一層利用価値が高まるものと考
えられる。
モリ回路の一実施例は１点線で囲まれた部分を１個のＩ
Ｃに集積することでなお一層利用価値が高まるものと考
えられる。
以と述べたよｌＪＫ本発明によれば、シフトレジスタの
段数を任意に設定できる１順次アクセスメモリ回路を構
成することができ、また１個のＩＣ内に集積化すること
により順次アク七スメモリとして汎用品に使用すること
ができる効果がある。
段数を任意に設定できる１順次アクセスメモリ回路を構
成することができ、また１個のＩＣ内に集積化すること
により順次アク七スメモリとして汎用品に使用すること
ができる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例の動作を示す波形図で′ある。 １．２・・・分周回路、 ３・・・計数回路１２・・
・ランダムアクセスメモリ。 ど−１ １、ざ・ 代理人弁理士 高 ８ 、 ゛翼−ノ ｔＥ、ｙ６ｏ７εａ８ａＥ 改”Ｚ
ｌ”“゛“゛″″＋ｉ 母 ｊｉ−イ １
重
明の一実施例の動作を示す波形図で′ある。 １．２・・・分周回路、 ３・・・計数回路１２・・
・ランダムアクセスメモリ。 ど−１ １、ざ・ 代理人弁理士 高 ８ 、 ゛翼−ノ ｔＥ、ｙ６ｏ７εａ８ａＥ 改”Ｚ
ｌ”“゛“゛″″＋ｉ 母 ｊｉ−イ １
重
Claims (1)
- １、ランダムアクセスメモリと計数回路とを内蔵し、同
一アドレス発生期間内にランダムアクセスメモリから情
報を読み出す第１の手段と、ランダムアクセスメモリに
情報を書き込む第２の手段とを具備し、上記計数回路を
外部からリセットできるようにしたことにより、ランダ
ムアクセスメモリを用いて情報遅延機能を構成したこと
を特徴とする順次アクセスメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218396A JP2615004B2 (ja) | 1984-10-19 | 1984-10-19 | 集積化順次アクセスメモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218396A JP2615004B2 (ja) | 1984-10-19 | 1984-10-19 | 集積化順次アクセスメモリ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199992A true JPS6199992A (ja) | 1986-05-19 |
| JP2615004B2 JP2615004B2 (ja) | 1997-05-28 |
Family
ID=16719249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59218396A Expired - Lifetime JP2615004B2 (ja) | 1984-10-19 | 1984-10-19 | 集積化順次アクセスメモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615004B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342529A (en) * | 1976-09-29 | 1978-04-18 | Ricoh Co Ltd | Variable length shift register |
| JPS5827438U (ja) * | 1981-08-18 | 1983-02-22 | 菊水化学工業株式会社 | 入隅用防露性ジヨイナ− |
-
1984
- 1984-10-19 JP JP59218396A patent/JP2615004B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342529A (en) * | 1976-09-29 | 1978-04-18 | Ricoh Co Ltd | Variable length shift register |
| JPS5827438U (ja) * | 1981-08-18 | 1983-02-22 | 菊水化学工業株式会社 | 入隅用防露性ジヨイナ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2615004B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007225B1 (ko) | 출력데이타의 주기가 증가된 반도체 메모리장치 | |
| US6564287B1 (en) | Semiconductor memory device having a fixed CAS latency and/or burst length | |
| JPH04119600A (ja) | テストモード機能内蔵ダイナミックランダムアクセスメモリ装置 | |
| JPH01138694A (ja) | メモリ装置 | |
| JPH0391188A (ja) | Ｆｉｆｏメモリ | |
| US4128879A (en) | Recirculating memory with plural input-output taps | |
| JPH04265598A (ja) | 半導体メモリ装置 | |
| KR910009296B1 (ko) | 순차접근 기억장치 | |
| KR100197410B1 (ko) | 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로 | |
| JPS6043592B2 (ja) | 大容量スタテイツクシフトレジスタ | |
| SU1587537A1 (ru) | Устройство дл обслуживани сообщений | |
| JPS6042547B2 (ja) | 半導体記憶装置 | |
| JP2667702B2 (ja) | ポインタリセット方式 | |
| JP2615004B2 (ja) | 集積化順次アクセスメモリ回路 | |
| SU1160433A1 (ru) | Коррел ционный измеритель времени запаздывани | |
| SU1591074A1 (ru) | Буферное запоминающее устройство | |
| JP3005375B2 (ja) | ＦＩＦＯのリード／ライト制御回路及びｎワードのＦＩＦＯメモリ | |
| KR940004262Y1 (ko) | 디램 리프레쉬 회로 | |
| SU824191A1 (ru) | Устройство дл задержки сигналов | |
| SU1387042A1 (ru) | Буферное запоминающее устройство | |
| WO2025138574A1 (zh) | 一种时钟产生电路和存储器 | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
| JP3323036B2 (ja) | 同期型半導体記憶装置 | |
| JPS62134881A (ja) | Ｆｉ／ｆｏメモリ | |
| JPH0391187A (ja) | Ｆｉｆｏメモリ |