JPS62101083A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62101083A JPS62101083A JP60242288A JP24228885A JPS62101083A JP S62101083 A JPS62101083 A JP S62101083A JP 60242288 A JP60242288 A JP 60242288A JP 24228885 A JP24228885 A JP 24228885A JP S62101083 A JPS62101083 A JP S62101083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intrinsic layer
- film
- intrinsic
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は半導体装置の製造方法に関し、更に詳しくは製
造時間を大中に短縮でき、かつＶｏｃ、 Ｊｓｃ。
造時間を大中に短縮でき、かつＶｏｃ、 Ｊｓｃ。
Ｆ、Ｆ、、 ηが著しく改善された半導体装置を製造
する方法に関するものである。
する方法に関するものである。
「従来の技術」
非晶質半導体層を含む太陽電池などの半導体装置の材料
としてａ−３ｉ：Ｉｔ 、ａ −ＳｉＣ：ｌｌ 、ａ
−ＳｉＧｅ：Ｉｌ 、ａ −ＳｉＮ ：Ｉｌ 、ａ
−Ｓｉ ：Ｆ ：Ｈ 、ａ −Ｇｅ ： Ｉｔなどや
、これらの微結晶半導体などが用いられている。これら
の成膜はＲＰまたはＤＣのプラズマＣＶＤ装置を用いて
行うのが通常である。
としてａ−３ｉ：Ｉｔ 、ａ −ＳｉＣ：ｌｌ 、ａ
−ＳｉＧｅ：Ｉｌ 、ａ −ＳｉＮ ：Ｉｌ 、ａ
−Ｓｉ ：Ｆ ：Ｈ 、ａ −Ｇｅ ： Ｉｔなどや
、これらの微結晶半導体などが用いられている。これら
の成膜はＲＰまたはＤＣのプラズマＣＶＤ装置を用いて
行うのが通常である。
従来法では、この種の装置を用いて２２０℃前後以上の
成膜温度ですべての非晶質半導体層を堆積させている。
成膜温度ですべての非晶質半導体層を堆積させている。
また成膜時間の短縮の為に、ｌ。
Å／秒以上で真性層を高速成膜しているが、このときの
成膜速度、成膜温度は真性層全体において一定である。
成膜速度、成膜温度は真性層全体において一定である。
「発明が解決しようとする問題点」
このような方法で成膜するとプラズマ中の電子や、半導
体形成ガスの分解生成物であるイオンやラジカルなどが
基板面に直接衝突するため、ＩＴＯ２［１１２０３、ｌ
Ｔ Ｏ／ Ｓ ｎＯ２、ＣｄｘＳｎ Ｏｙ （ｘ
〜０．５〜２、ｙ；２〜４）：■ｒＺＯニー２（Ｚ−０
，３３〜０．５）などから形成された透明導電膜が、一
部または全体にわたって還元され金属化する。
体形成ガスの分解生成物であるイオンやラジカルなどが
基板面に直接衝突するため、ＩＴＯ２［１１２０３、ｌ
Ｔ Ｏ／ Ｓ ｎＯ２、ＣｄｘＳｎ Ｏｙ （ｘ
〜０．５〜２、ｙ；２〜４）：■ｒＺＯニー２（Ｚ−０
，３３〜０．５）などから形成された透明導電膜が、一
部または全体にわたって還元され金属化する。
この現象は第１不純物ドープ層堆積後の真性層の堆積プ
ロセスにおいても、成膜温度が２２０℃前後の場合には
第１不純物ドープ層のすき間を通して、電子やイオンや
ラジカルなどが基板面に衝突するため生ずる。とくに、
高速成膜の場合、プラズマの還元性が高くなるので、こ
の効果は顕著である。
ロセスにおいても、成膜温度が２２０℃前後の場合には
第１不純物ドープ層のすき間を通して、電子やイオンや
ラジカルなどが基板面に衝突するため生ずる。とくに、
高速成膜の場合、プラズマの還元性が高くなるので、こ
の効果は顕著である。
このようにして生成した金属は、堆積された第１不純物
ドープ層のみならず真性層にまで拡散して、一種のドー
パントとして作用したり、真性層で発止した電子やホー
ルを打消してしまう再結合中心になったりするため、半
導体／透明導電膜の界面や第１不純物ドープ層／真性層
の界面が著しく劣化する。
ドープ層のみならず真性層にまで拡散して、一種のドー
パントとして作用したり、真性層で発止した電子やホー
ルを打消してしまう再結合中心になったりするため、半
導体／透明導電膜の界面や第１不純物ドープ層／真性層
の界面が著しく劣化する。
この拡散は、第１不純物ドープ層の堆積中のみならず真
性層堆積中にも進行するが、真性層堆積中にはさらに第
１不純物ドープ層のドーパント原子の拡散も進行する。
性層堆積中にも進行するが、真性層堆積中にはさらに第
１不純物ドープ層のドーパント原子の拡散も進行する。
さらに前記金属化が生しると、透明導電膜そのものの導
電性や透明性も低下するため、半導体装置の特性、とく
に光電変換特性が大１１に低下する。
電性や透明性も低下するため、半導体装置の特性、とく
に光電変換特性が大１１に低下する。
本発明は半導体層堆積のプロセスの時間短縮を図るため
に高速成膜する場合に於いて、前記のごとき透明導電股
上に非晶質半導体をｌｌ［積する際におこる透明導電膜
の変質により生ずる問題を少なくしようとするものであ
り、さらに第２不純物ドープ層と真性層との間の内蔵電
界を強めることにより前記再結合中心の影響を低減せん
とするものである。
に高速成膜する場合に於いて、前記のごとき透明導電股
上に非晶質半導体をｌｌ［積する際におこる透明導電膜
の変質により生ずる問題を少なくしようとするものであ
り、さらに第２不純物ドープ層と真性層との間の内蔵電
界を強めることにより前記再結合中心の影響を低減せん
とするものである。
「問題点を解決するための手段」
本発明は透明導電膜上に非晶質半導体を第１不純物ドー
プ層（以下、第１ドープ屓という）、真性層、第１ドー
プ層と反対の導電タイプの第２不純物ドープ層（以下、
第２ドープ層という）の順に堆積するプロセスに於いて
、真性層の第１ドープｌｉｔ （！Ｉｆの厚さ８０〜１
０００人の部分（以下、第１真性層という）の堆積速度
を０．５〜４Å／秒とし、残りの真性層の部分（以下、
第２真性層という）の積進速度を６〜８０Å／秒とし、
かつ第１真性層の成膜温度の最高値が第２真性層の成膜
温度の最高値より２０〜２５０℃層低くすることを特徴
とする半導体装置の製造方法を内容とするものである。
プ層（以下、第１ドープ屓という）、真性層、第１ドー
プ層と反対の導電タイプの第２不純物ドープ層（以下、
第２ドープ層という）の順に堆積するプロセスに於いて
、真性層の第１ドープｌｉｔ （！Ｉｆの厚さ８０〜１
０００人の部分（以下、第１真性層という）の堆積速度
を０．５〜４Å／秒とし、残りの真性層の部分（以下、
第２真性層という）の積進速度を６〜８０Å／秒とし、
かつ第１真性層の成膜温度の最高値が第２真性層の成膜
温度の最高値より２０〜２５０℃層低くすることを特徴
とする半導体装置の製造方法を内容とするものである。
本発明に用いる透明電導膜とは、半導体装置の製造に一
般に使用される厚さ０．Ｏ１〜１．０μｍ程度の透明導
電膜のことであり、このような透明導電膜である限り、
とくに限定はない。
般に使用される厚さ０．Ｏ１〜１．０μｍ程度の透明導
電膜のことであり、このような透明導電膜である限り、
とくに限定はない。
該透明導電膜の具体例としては、ＩＴＯ、ＩＴＯ／５ｎ
０２、］ｎ２０３．５ｎ０２、ＣｄｘＳｎ Ｏｙ （
ｘ 〜０．５−２、 ｙ＝ ２〜４ ） 、ｊｒ、、０
□−、Ｚ、（ｚ 〜０．３３−０５） ＣｄＯなどがあ
げられるが、これらに限定されるものではない。
０２、］ｎ２０３．５ｎ０２、ＣｄｘＳｎ Ｏｙ （
ｘ 〜０．５−２、 ｙ＝ ２〜４ ） 、ｊｒ、、０
□−、Ｚ、（ｚ 〜０．３３−０５） ＣｄＯなどがあ
げられるが、これらに限定されるものではない。
これらの導電膜はいずれも、水素原子を含んだような還
元性のプラズマによりぶ元されやすく、とくに温度が高
くなると一般的な化学反応の場合と同様、その還元が顕
著におこる。
元性のプラズマによりぶ元されやすく、とくに温度が高
くなると一般的な化学反応の場合と同様、その還元が顕
著におこる。
本発明において透明導電股上に堆積される第１ドープ屓
としては、たとえばａ −Ｓｉ ：ｌｌ 、ａ −Ｓｉ
Ｃ：ｌＩ 、、ａ−Ｇｅ：Ｉｔ 、ａ −３ｉ ：Ｆ
：ｌｌ 、＃ｃ −３ｉ：１１などのＰ型あるいはｎ
型のものが一般に用いられるが、これらに限定されるも
のではない。
としては、たとえばａ −Ｓｉ ：ｌｌ 、ａ −Ｓｉ
Ｃ：ｌＩ 、、ａ−Ｇｅ：Ｉｔ 、ａ −３ｉ ：Ｆ
：ｌｌ 、＃ｃ −３ｉ：１１などのＰ型あるいはｎ
型のものが一般に用いられるが、これらに限定されるも
のではない。
第１ドープ層が堆積された後に形成される真性層及び第
２ドープ層は、通常用いられる真性層および第１ドープ
層と反対の導電タイプの第２ドープ層であれば、とくに
限定されるものではない。
２ドープ層は、通常用いられる真性層および第１ドープ
層と反対の導電タイプの第２ドープ層であれば、とくに
限定されるものではない。
このような真性層の具体例としては、ａ −３ｉ ：Ｉ
ｆ 、 ａ −Ｓｉ ：Ｆ 、ａ −Ｓｉ：Ｆ ：ｌ
ｌ 、ａ−ＳｉＧｅ：Ｈ１ａ −３ｉＳｎ ： Ｉｔ
、ａ −ＳｉＮ ： Ｉｆなどのドープしてないもの
、あるいはＢやＰなどを微少量ドープしたものなど、第
２ドープ層の具体例としては、第１ドープ層がＰ型のば
あいにはｎ型のμｃ−３ｉ：Ｈ。
ｆ 、 ａ −Ｓｉ ：Ｆ 、ａ −Ｓｉ：Ｆ ：ｌ
ｌ 、ａ−ＳｉＧｅ：Ｈ１ａ −３ｉＳｎ ： Ｉｔ
、ａ −ＳｉＮ ： Ｉｆなどのドープしてないもの
、あるいはＢやＰなどを微少量ドープしたものなど、第
２ドープ層の具体例としては、第１ドープ層がＰ型のば
あいにはｎ型のμｃ−３ｉ：Ｈ。
ａ −ＳｉＣ：ｌｌ 、ａ−Ｓｉ：Ｈ 、ａ −３ｉＮ
：ｌＩなど、第１ドープ層がｎ型のばあいにはＰ型
のａ−Ｓｉ：Ｉｆ ５，１７Ｃ−３ｉ ：ｌＩ 、ａ
−ＳｉＣ：ｌｌなどがあげられる。
：ｌＩなど、第１ドープ層がｎ型のばあいにはＰ型
のａ−Ｓｉ：Ｉｆ ５，１７Ｃ−３ｉ ：ｌＩ 、ａ
−ＳｉＣ：ｌｌなどがあげられる。
本発明において、前記第１真性層は成膜速度が４Å／秒
以下で、且つ第２具性層の成膜温度の最高値より２０〜
２５０℃低い温度で成膜される。
以下で、且つ第２具性層の成膜温度の最高値より２０〜
２５０℃低い温度で成膜される。
通常、透明導電膜の還元は第１ドープ層を堆積した後に
は、該ドープ層がプラズマ中の電子やイオンやラジカル
の基板面への衝突から透明導電膜を保護するので少なく
なる。しかし第１ドープ層の厚さは８０〜３００人程度
と薄く、場合によってはＪｆＪが島状に形成されるため
、前記のごとき条件で真性層を形成する際にも、第１ド
ープ層を介して水素原子を含んだ還元性のプラズマによ
り透明導電膜は還元される。
は、該ドープ層がプラズマ中の電子やイオンやラジカル
の基板面への衝突から透明導電膜を保護するので少なく
なる。しかし第１ドープ層の厚さは８０〜３００人程度
と薄く、場合によってはＪｆＪが島状に形成されるため
、前記のごとき条件で真性層を形成する際にも、第１ド
ープ層を介して水素原子を含んだ還元性のプラズマによ
り透明導電膜は還元される。
さらに高速で狡准積をする場合においては、使用ガスの
流量を増加し、成膜温度を高めてＲＦ主電力増加させる
必要があるため、プラズマの還元性はより顕著になる。
流量を増加し、成膜温度を高めてＲＦ主電力増加させる
必要があるため、プラズマの還元性はより顕著になる。
真性層堆積中には、さらに第１ドープ層のドーパント原
子の拡散も進行する。
子の拡散も進行する。
しかし、本発明のように第１真性層、即ち、第ドープ層
に接する厚さ８０〜１０００人好ましくは１００〜５０
０人の真性層の部分の堆積速度を４Å／秒以下とし、そ
ののち成膜される真性層の部分（第２真性層）の堆積速
度を６Å／秒以上、好ましくは１０Å／秒以上にし、第
１真性層の成膜温度の最高値を第２真性層の成膜温度の
最高値より２０〜２５０℃低い温度、好ましくは１０〜
２１０℃にすると、第１真性層の堆積時の還元性が小さ
いために、透明電導模が水素原子を含んだ還元性のプラ
ズマと接触しても還元されに（くなるとともに、第１ド
ープ層Ｈ積時に還元して発生した金属や第１ドープ層中
のドーパントの拡散も防げる。従って、生成する金属の
量も少なくなるとともに拡散も減少し、該金属による半
導体層の汚染から生ずる再結合中心の発生、ドーピング
効率の低下などの半導体特性の低下が著しく改善される
。
に接する厚さ８０〜１０００人好ましくは１００〜５０
０人の真性層の部分の堆積速度を４Å／秒以下とし、そ
ののち成膜される真性層の部分（第２真性層）の堆積速
度を６Å／秒以上、好ましくは１０Å／秒以上にし、第
１真性層の成膜温度の最高値を第２真性層の成膜温度の
最高値より２０〜２５０℃低い温度、好ましくは１０〜
２１０℃にすると、第１真性層の堆積時の還元性が小さ
いために、透明電導模が水素原子を含んだ還元性のプラ
ズマと接触しても還元されに（くなるとともに、第１ド
ープ層Ｈ積時に還元して発生した金属や第１ドープ層中
のドーパントの拡散も防げる。従って、生成する金属の
量も少なくなるとともに拡散も減少し、該金属による半
導体層の汚染から生ずる再結合中心の発生、ドーピング
効率の低下などの半導体特性の低下が著しく改善される
。
さらに第１ドープ層の成膜温度の最高値が１０〜２１０
℃で、第１真性眉の成膜温度と同じか、それより低くす
ることにより上記透明導電膜が還元されにくくなるとい
う効果がより顕著に得られる。
℃で、第１真性眉の成膜温度と同じか、それより低くす
ることにより上記透明導電膜が還元されにくくなるとい
う効果がより顕著に得られる。
また、このような方法で成膜すると、第１ドープ層、第
１真性層、そののち成膜される半導体の部分を低い成膜
温度から高い成膜温度へ階段的に成膜温度を上げて成膜
することができるので、内部応力の小さいＰＭ、内部応
力の大きい真性層の間が円滑につながり酸化物透明導電
膜／第１ドープ層／第１真性Ｎ／そののち成膜される半
導体層の各界面における力学的なストレスが緩和され、
このストレスに起因する光劣化効果を少なくすることが
できる。
１真性層、そののち成膜される半導体の部分を低い成膜
温度から高い成膜温度へ階段的に成膜温度を上げて成膜
することができるので、内部応力の小さいＰＭ、内部応
力の大きい真性層の間が円滑につながり酸化物透明導電
膜／第１ドープ層／第１真性Ｎ／そののち成膜される半
導体層の各界面における力学的なストレスが緩和され、
このストレスに起因する光劣化効果を少なくすることが
できる。
さらには、第１ドープ屓／第１真性層／そののち成膜さ
れる半導体層の各層の禁止帯幅が広いものから狭いもの
へスムーズに変化するため、該界面め内部電界を従来の
第１ドープ屓／真性層の界面に較べて均一に大きくする
ことができる。また該第１ドープ層をａ ＳｉＣ：Ｈ
などの禁止帯幅の広い材料にすることにより、内部電界
をさらに大きくすることができる。さらに第１ドープ層
がμｃ−Ｓｉ：Ｈ層のばあいには、ｐｃ −Ｓｉ ：
Ｉｔと真性との間の界面の円滑なものが得られるという
効果かえられる。
れる半導体層の各層の禁止帯幅が広いものから狭いもの
へスムーズに変化するため、該界面め内部電界を従来の
第１ドープ屓／真性層の界面に較べて均一に大きくする
ことができる。また該第１ドープ層をａ ＳｉＣ：Ｈ
などの禁止帯幅の広い材料にすることにより、内部電界
をさらに大きくすることができる。さらに第１ドープ層
がμｃ−Ｓｉ：Ｈ層のばあいには、ｐｃ −Ｓｉ ：
Ｉｔと真性との間の界面の円滑なものが得られるという
効果かえられる。
ｎ１１記、第１真性層を成膜する条件は、たとえば圧力
を０．２〜２．５ Ｔｏｒｒの範囲で、グロー放電を維
持可能な最大またはその近傍の圧力にすることが好まし
く、ＲＦパワーはグロー放電を維持可能な範囲（５〜２
０ｍＷ ／ ｃｄ ）で最小になるようにするのが好ま
しく、このようにすることにより、真性層よりあとの半
導体層の成膜温度より２０〜２５０℃低い成膜温度でも
光導電率σｐｈを１０ （Ωｃｆｆｉ）−１以上に
することができ、光学的禁止帯幅Ｅｏｐｔを１．８ｅｖ
程度にすることができる。また、透明導電膜に対するプ
ラズマの影響も小さくできる。
を０．２〜２．５ Ｔｏｒｒの範囲で、グロー放電を維
持可能な最大またはその近傍の圧力にすることが好まし
く、ＲＦパワーはグロー放電を維持可能な範囲（５〜２
０ｍＷ ／ ｃｄ ）で最小になるようにするのが好ま
しく、このようにすることにより、真性層よりあとの半
導体層の成膜温度より２０〜２５０℃低い成膜温度でも
光導電率σｐｈを１０ （Ωｃｆｆｉ）−１以上に
することができ、光学的禁止帯幅Ｅｏｐｔを１．８ｅｖ
程度にすることができる。また、透明導電膜に対するプ
ラズマの影響も小さくできる。
しかしながら、この低い成膜温度で成膜した、第１真性
層の電気的特性は、通常の成膜条件で得られる真性層の
特性、もしくは前記第２真性層の特性に較べて劣る場合
もあるので、この層を厚くするのは好ましくなく、実用
上は第２真性層をｔｌを積する際の高速成膜条件のプラ
ズマの影響を少なくでき、透明４’ｆｆｉ膜の変質およ
び第１ドープ屓中のドーパントの拡散を防ぐことができ
る厚さだけ、この第１真性層を堆積すればよい、すなわ
ち、第１真性層を８０Å以上好ましくは２５０人前後の
厚さで堆積させることで効果が得られる。
層の電気的特性は、通常の成膜条件で得られる真性層の
特性、もしくは前記第２真性層の特性に較べて劣る場合
もあるので、この層を厚くするのは好ましくなく、実用
上は第２真性層をｔｌを積する際の高速成膜条件のプラ
ズマの影響を少なくでき、透明４’ｆｆｉ膜の変質およ
び第１ドープ屓中のドーパントの拡散を防ぐことができ
る厚さだけ、この第１真性層を堆積すればよい、すなわ
ち、第１真性層を８０Å以上好ましくは２５０人前後の
厚さで堆積させることで効果が得られる。
第１ＩＡ性層の堆積速度、成膜温度は一定である必要は
なく、徐々に変化させてせよい、要は第２真性層の成膜
温度の最高値より少なくとも第１真性層の成膜温度の最
高値を２０〜２５０℃、好ましくは５０〜２００℃低く
することである。
なく、徐々に変化させてせよい、要は第２真性層の成膜
温度の最高値より少なくとも第１真性層の成膜温度の最
高値を２０〜２５０℃、好ましくは５０〜２００℃低く
することである。
なお、第１真性層の堆積時における透明導電膜へのプラ
ズマの影響をさけるには、成１５ｔｉ温度の最高値が１
０〜２１０℃で堆積するのが好ましく、１０〜１８０℃
で堆積するのが好ましい。
ズマの影響をさけるには、成１５ｔｉ温度の最高値が１
０〜２１０℃で堆積するのが好ましく、１０〜１８０℃
で堆積するのが好ましい。
また、前記、第２真性層（高い成膜温度、６人メ秒以上
の堆積速度で成膜する層）を成膜する条件は、たとえば
圧力を０．２〜２．５ Ｔｏｒｒの範囲でグロー放電を
安定に維持可能な最大またはその近傍にするのが好まし
く、ＲＦパワーＳｉｌｌガス流債、）１２ガス流量は堆
積速度６Å／秒以上、好ましくはｌＯÅ／秒以上にする
ことが可能なように大きくすることが好ましい。ただし
ＲＦパワーのみは、堆積速度、膜特性を得ることができ
る最少限が好ましい。また成膜温度は２００〜２８０℃
程度で膜質が良くなるが、なるべく低い温度で成膜する
のが好ましい。
の堆積速度で成膜する層）を成膜する条件は、たとえば
圧力を０．２〜２．５ Ｔｏｒｒの範囲でグロー放電を
安定に維持可能な最大またはその近傍にするのが好まし
く、ＲＦパワーＳｉｌｌガス流債、）１２ガス流量は堆
積速度６Å／秒以上、好ましくはｌＯÅ／秒以上にする
ことが可能なように大きくすることが好ましい。ただし
ＲＦパワーのみは、堆積速度、膜特性を得ることができ
る最少限が好ましい。また成膜温度は２００〜２８０℃
程度で膜質が良くなるが、なるべく低い温度で成膜する
のが好ましい。
本発明の方法を実施するための装置としては、通常の容
量結合型旺平行平板型ＣＶ（ｌ装置、誘導結合型ＲＰＣ
ＶＤ装置、ＤＣ平行平板型ＣＶＤ￥ｉ装などがあげられ
るが、これらに限定されるものではない。
量結合型旺平行平板型ＣＶ（ｌ装置、誘導結合型ＲＰＣ
ＶＤ装置、ＤＣ平行平板型ＣＶＤ￥ｉ装などがあげられ
るが、これらに限定されるものではない。
とくに平行平板型ＣＶＤ装置において顕著な効果がみら
れる。
れる。
「実施例」
つぎに本発明の方法を実施例及び比較例に基づき説明す
るが、本発明はこれらにより何ら制限されるものではな
い。
るが、本発明はこれらにより何ら制限されるものではな
い。
実施例１及び比較例１
ガラス板上に、スプレー法にて厚さ４０００人のＳ ｎ
０２電極を形成、これを基板として用い）こ。
０２電極を形成、これを基板として用い）こ。
該基板上に、基板温度３０℃、ＣＶＤ圧力！、 ５ Ｔ
。
。
ｒｒ、 Ｓｉｌｌ ／Ｃｌｌ の流量比が２／３．Ｓ
ｉｌ１４＋ Ｃ１１４の合計流量に対してＢ２１１６の
正味流量が１％になるようにして、ＲＦパワー密度１０
ｍＷ／−でＰ型ａ−Ｓｉｃ：ｌ１層を１（１０人堆積さ
せた後、成膜温度］ＯＯ℃（一定） 、ＣＶＤ圧力Ｉ
ＴｏｒｒでＳｉｌ１４ ガスを用いてＲＦパワー密度
１０ｍＷ／ｃａｌで堆積速度１．ＧÅ／秒にてｉ型ａ−
Ｓｉ：１１層（第１真性層）を２００人堆積させたや ついで、成膜温度２３５℃（一定） 、ＣＶＤ圧力１、
ＯＴｏｒｒでＳ ｉ ｌ＋ ４ガスを用いてＲＦパワ
ー密度７０ｍＷ／−で堆積速度１３．８Å／秒にてｉ型
ａ−Ｓｔ：Ｈ屓（第２真性層）を６００００００人堆積
。さらに成膜温度２３５℃（一定） 、ＣＶＤ圧力２
Ｔｏｒｒにて、Ｓｉｌｌ 流量１に対してＰｌ＋
を０．０１、Ｈ、を３０になるように導入し、叶パワー
密度７０ｍＷ／ｄｔｎ型μｃ −Ｓｉ ： Ｉｔ 層を
３００人堆積させ、電極としてＡ１を真空蒸着法により
１０００人ｊｌｉ Ｍさせて、ｌｅｄの面積を有す太陽
電池を作製した。なおこのときの半導体層１「積に要し
た時間の合計は２０分であった。ちなみにｉ型ａＳｉ：
１１層の高速成膜を行わず２〜３Å／秒の堆積速度で成
膜した場合の時間の合δ１は８０分であった。
ｉｌ１４＋ Ｃ１１４の合計流量に対してＢ２１１６の
正味流量が１％になるようにして、ＲＦパワー密度１０
ｍＷ／−でＰ型ａ−Ｓｉｃ：ｌ１層を１（１０人堆積さ
せた後、成膜温度］ＯＯ℃（一定） 、ＣＶＤ圧力Ｉ
ＴｏｒｒでＳｉｌ１４ ガスを用いてＲＦパワー密度
１０ｍＷ／ｃａｌで堆積速度１．ＧÅ／秒にてｉ型ａ−
Ｓｉ：１１層（第１真性層）を２００人堆積させたや ついで、成膜温度２３５℃（一定） 、ＣＶＤ圧力１、
ＯＴｏｒｒでＳ ｉ ｌ＋ ４ガスを用いてＲＦパワ
ー密度７０ｍＷ／−で堆積速度１３．８Å／秒にてｉ型
ａ−Ｓｔ：Ｈ屓（第２真性層）を６００００００人堆積
。さらに成膜温度２３５℃（一定） 、ＣＶＤ圧力２
Ｔｏｒｒにて、Ｓｉｌｌ 流量１に対してＰｌ＋
を０．０１、Ｈ、を３０になるように導入し、叶パワー
密度７０ｍＷ／ｄｔｎ型μｃ −Ｓｉ ： Ｉｔ 層を
３００人堆積させ、電極としてＡ１を真空蒸着法により
１０００人ｊｌｉ Ｍさせて、ｌｅｄの面積を有す太陽
電池を作製した。なおこのときの半導体層１「積に要し
た時間の合計は２０分であった。ちなみにｉ型ａＳｉ：
１１層の高速成膜を行わず２〜３Å／秒の堆積速度で成
膜した場合の時間の合δ１は８０分であった。
得られた太陽電池の特性を八Ｍ−１，ｌ ＯＯｍＷ／
ｃ＋＋１のツーラージミューレータ−を用いて測定する
と、Ｊｓｃ ｌ ６．Ｏ＋ｍＡ、 Ｗｏｅ Ｏ，８８
Ｖ 、 Ｆ、Ｆ、 ５８％、η８゜１７％であった。
ｃ＋＋１のツーラージミューレータ−を用いて測定する
と、Ｊｓｃ ｌ ６．Ｏ＋ｍＡ、 Ｗｏｅ Ｏ，８８
Ｖ 、 Ｆ、Ｆ、 ５８％、η８゜１７％であった。
また比較用試料として、第１真性層を堆積しない以外は
実施例１と同様な条件にて太陽電池を作製した。その特
性を測定したところＪｓｃ ｌ ４ｍＡ、Ｖｏｃ Ｏ，
７Ｖ 、 Ｆ、Ｆ、 ３８％、７３．７％であった。な
おこのときの半導体層堆積時間は１８分程度であった。
実施例１と同様な条件にて太陽電池を作製した。その特
性を測定したところＪｓｃ ｌ ４ｍＡ、Ｖｏｃ Ｏ，
７Ｖ 、 Ｆ、Ｆ、 ３８％、７３．７％であった。な
おこのときの半導体層堆積時間は１８分程度であった。
「発明の効果」
本発明の方法により半導体装置を製造すると、ｌｖＪ造
時開時間幅に短縮でき、かツＶｏｃ、 Ｊｓｃ、 Ｆ、
Ｆ、。
時開時間幅に短縮でき、かツＶｏｃ、 Ｊｓｃ、 Ｆ、
Ｆ、。
ηがそれぞれ著しく改善された半導体装置を得ることが
できる。
できる。
Claims (1)
- 【特許請求の範囲】 １、透明導電膜上に少なくとも非晶質部分を含む半導体
を第１不純物ドープ層、真性層、第１不純物ドープ層と
反対の導電タイプの第２不純物ドープ層を順次堆積する
プロセスに於いて、真性層を堆積する際に、初めに堆積
する厚さ８０Å〜１０００Åの部分を第１真性層、残り
の真性層の部分を第２真性層とし、第２真性層の堆積速
度が６Å／秒以上、第１真性層の堆積速度が４Å／秒以
下で、且つ第１真性層の成膜温度の最高値が第２真性層
の成膜温度の最高値より２０〜２５０℃低くすることを
特徴とする半導体装置の製造方法。 ２、第１真性層の成膜温度が１０℃〜２１０℃である特
許請求の範囲第１項記載の製造方法。 ３、第１不純物ドープ層の成膜温度の最高値が１０〜２
１０℃で、且つ前記第１真性層の成膜温度の最高値と同
じか或いはそれ以下である特許請求の範囲第１項又は第
２項記載の製造方法。 ４、第１と第２の少なくとも一方の不純物ドープ層がａ
−ＳｉＣ：Ｈ（アモルファスシリコンカーバイド）また
はμｃ−Ｓｉ：Ｈ（微結晶化アモルファスシリコン）で
ある特許請求の範囲第１項、第２項又は第３項記載の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242288A JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242288A JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62101083A true JPS62101083A (ja) | 1987-05-11 |
| JPH0562830B2 JPH0562830B2 (ja) | 1993-09-09 |
Family
ID=17087019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242288A Granted JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62101083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031578A (ja) * | 1988-10-27 | 1991-01-08 | Samuson Electron Device Co Ltd | アモルファスシリコン太陽電池の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167370A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Amorphous solar cell |
| JPS57159070A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of photo electromotive force element |
| JPS59107574A (ja) * | 1982-12-13 | 1984-06-21 | Agency Of Ind Science & Technol | アモルフアスシリコン太陽電池の製造方法 |
-
1985
- 1985-10-28 JP JP60242288A patent/JPS62101083A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167370A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Amorphous solar cell |
| JPS57159070A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of photo electromotive force element |
| JPS59107574A (ja) * | 1982-12-13 | 1984-06-21 | Agency Of Ind Science & Technol | アモルフアスシリコン太陽電池の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031578A (ja) * | 1988-10-27 | 1991-01-08 | Samuson Electron Device Co Ltd | アモルファスシリコン太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562830B2 (ja) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208281B2 (ja) | 積層型光起電力素子 | |
| US7238545B2 (en) | Method for fabricating tandem thin film photoelectric converter | |
| KR100374263B1 (ko) | 광기전력 소자 및 그 제조방법 | |
| US6180870B1 (en) | Photovoltaic device | |
| CN112864275B (zh) | Ibc电池的制备方法、ibc电池和太阳能电池组件 | |
| US20110126893A1 (en) | Thin film silicon solar cell and manufacturing method thereof | |
| US4600801A (en) | Fluorinated, p-doped microcrystalline silicon semiconductor alloy material | |
| KR20080033955A (ko) | 반도체 구조물, 광기전력 디바이스 및 제조 방법과 솔러모듈 | |
| US20020033191A1 (en) | Silicon-type thin-film formation process, silicon-type thin film, and photovoltaic device | |
| JP4171162B2 (ja) | 光起電力素子およびその製造方法 | |
| US6737123B2 (en) | Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system | |
| CN108431967A (zh) | 光电转换装置的制造方法 | |
| JPH10125944A (ja) | 光起電力素子 | |
| US6706335B2 (en) | Method of forming silicon-based thin film | |
| US11069828B2 (en) | Method for manufacturing photoelectric conversion device | |
| JPH11103082A (ja) | 光起電力素子及びその作製方法 | |
| JPS6132416A (ja) | 半導体装置の製造方法 | |
| JPH11261087A (ja) | 光起電力素子 | |
| JPH0562830B2 (ja) | ||
| JP2007189266A (ja) | 積層型光起電力素子 | |
| JPS61251020A (ja) | 半導体装置の製造方法 | |
| JPH10229209A (ja) | 光起電力素子 | |
| JP3046644B2 (ja) | 光起電力素子の製造方法 | |
| US4756924A (en) | Method for the microwave fabrication of boron doped semiconductor materials | |
| Jain et al. | Effect of argon plasma treatment on electronic properties of doped hydrogenated Silicon thin films for photovoltaic applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |