JPH0562830B2 - - Google Patents
Info
- Publication number
- JPH0562830B2 JPH0562830B2 JP60242288A JP24228885A JPH0562830B2 JP H0562830 B2 JPH0562830 B2 JP H0562830B2 JP 60242288 A JP60242288 A JP 60242288A JP 24228885 A JP24228885 A JP 24228885A JP H0562830 B2 JPH0562830 B2 JP H0562830B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intrinsic layer
- intrinsic
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は半導体装置の製造方法に関し、更に詳
しくは製造時間を大巾に短縮でき、かつVoc，
Jsc，F.F.，ηが著しく改善された半導体装置を
製造する方法に関するものである。
しくは製造時間を大巾に短縮でき、かつVoc，
Jsc，F.F.，ηが著しく改善された半導体装置を
製造する方法に関するものである。
「従来の技術」
非晶質半導体層を含む太陽電池などの半導体装
置の材料としてａ−Si：Ｈ、ａ−SiC：Ｈ、ａ−
SiGe：Ｈ、ａ−SiN：Ｈ、ａ−Si：Ｆ：Ｈ、ａ−
Ge：Ｈなどや、これらの微結晶半導体などが用
いられている。これらの成膜はRFまたはDCのプ
ラズマCVD装置を用いて行うのが通常である。
置の材料としてａ−Si：Ｈ、ａ−SiC：Ｈ、ａ−
SiGe：Ｈ、ａ−SiN：Ｈ、ａ−Si：Ｆ：Ｈ、ａ−
Ge：Ｈなどや、これらの微結晶半導体などが用
いられている。これらの成膜はRFまたはDCのプ
ラズマCVD装置を用いて行うのが通常である。
従来法では、この種の装置を用いて220℃前後
以上の成膜温度ですべての非晶質半導体層を堆積
させている。また成膜時間の短縮の為に、10Å／
秒以上で真性層を高速成膜しているが、このとき
の成膜速度、成膜温度は真性層全体において一定
である。
以上の成膜温度ですべての非晶質半導体層を堆積
させている。また成膜時間の短縮の為に、10Å／
秒以上で真性層を高速成膜しているが、このとき
の成膜速度、成膜温度は真性層全体において一定
である。
「発明が解決しようとする問題点」
このような方法で成膜するとプラズマ中の電子
や、半導体形成ガスの分解生成物であるイオンや
カジカルなどが基板面に直接衝突するため、
ITO、In2O3、ITO／SnO2、CdxSnOy（ｘ＝0.5〜
２、ｙ＝２〜４）：IrzO1-z（ｚ＝0.33〜0.5）など
から形成された透明導電膜が、一部または全体に
わたつて還元され金属化する。
や、半導体形成ガスの分解生成物であるイオンや
カジカルなどが基板面に直接衝突するため、
ITO、In2O3、ITO／SnO2、CdxSnOy（ｘ＝0.5〜
２、ｙ＝２〜４）：IrzO1-z（ｚ＝0.33〜0.5）など
から形成された透明導電膜が、一部または全体に
わたつて還元され金属化する。
この現象は第１不純物ドープ層堆積後の真性層
の堆積プロセスにおいても、成膜温度が220℃前
後の場合には第１不純物ドープ層のすき間を通し
て、電子やイオンやラジカルなどが基板面に衝突
するため生ずる。とくに、高速成膜の場合、プラ
ズマの還元性が高くなるので、この効果は顕著で
ある。
の堆積プロセスにおいても、成膜温度が220℃前
後の場合には第１不純物ドープ層のすき間を通し
て、電子やイオンやラジカルなどが基板面に衝突
するため生ずる。とくに、高速成膜の場合、プラ
ズマの還元性が高くなるので、この効果は顕著で
ある。
このようにして生成した金属は、堆積された第
１不純物ドープ層のみならず真性層にまで拡散し
て、一種のドーパントとして作用したり、真性層
で発生した電子やホールを打消してしまう再結合
中心になつたりするため、半導体／透明導電膜の
界面や第１不純物ドープ層／真性層の界面が著し
く劣化する。
１不純物ドープ層のみならず真性層にまで拡散し
て、一種のドーパントとして作用したり、真性層
で発生した電子やホールを打消してしまう再結合
中心になつたりするため、半導体／透明導電膜の
界面や第１不純物ドープ層／真性層の界面が著し
く劣化する。
この拡散は、第１不純物ドープ層の堆積中のみ
ならず真性層堆積中にも進行するが、真性層堆積
中にはさらに第１不純物ドープ層のドーパント原
子の拡散も進行する。
ならず真性層堆積中にも進行するが、真性層堆積
中にはさらに第１不純物ドープ層のドーパント原
子の拡散も進行する。
さらに前記金属化が生じると、透明導電膜その
ものの導電性や透明性も低下するため、半導体装
置の特性、とくに光電変換特性が大巾に低下す
る。
ものの導電性や透明性も低下するため、半導体装
置の特性、とくに光電変換特性が大巾に低下す
る。
本発明は半導体層堆積のプロセスの時間短縮を
図るために高速成膜する場合に於いて、前記のご
とき透明導電膜上に非晶質半導体を堆積する際に
おこる透明導電膜の変質により生ずる問題を少な
くしようとするものであり、さらに第２不純物ド
ープ層と真性層との間の内蔵電界を強めることに
より前記再結合中心の影響を低減せんとするもの
である。
図るために高速成膜する場合に於いて、前記のご
とき透明導電膜上に非晶質半導体を堆積する際に
おこる透明導電膜の変質により生ずる問題を少な
くしようとするものであり、さらに第２不純物ド
ープ層と真性層との間の内蔵電界を強めることに
より前記再結合中心の影響を低減せんとするもの
である。
「問題点を解決するための手段」
本発明は透明導電膜上に非晶質半導体を第１不
純物ドープ層（以下、第１ドープ層という）、真
性層、第１ドープ層と反対の導電タイプの第２不
純物ドープ層（以下、第２ドープ層という）の順
に堆積するプロセスに於いて、真性層の第１ドー
プ層側の厚さ80〜1000Åの部分（以下、第１真性
層という）の堆積速度を４Å／秒以下、好ましく
は0.5〜４Å／秒とし、残りの真性層の部分（以
下、第２真性層という）の積進速度を６Å／秒以
上、好ましくは６〜80Å／秒とし、かつ第１真性
層の成膜温度の最高値が10〜100℃であり且つ第
２真性層の成膜温度の最高値より20〜250℃低く
することを特徴とする半導体装置の製造方法を内
容とするものである。
純物ドープ層（以下、第１ドープ層という）、真
性層、第１ドープ層と反対の導電タイプの第２不
純物ドープ層（以下、第２ドープ層という）の順
に堆積するプロセスに於いて、真性層の第１ドー
プ層側の厚さ80〜1000Åの部分（以下、第１真性
層という）の堆積速度を４Å／秒以下、好ましく
は0.5〜４Å／秒とし、残りの真性層の部分（以
下、第２真性層という）の積進速度を６Å／秒以
上、好ましくは６〜80Å／秒とし、かつ第１真性
層の成膜温度の最高値が10〜100℃であり且つ第
２真性層の成膜温度の最高値より20〜250℃低く
することを特徴とする半導体装置の製造方法を内
容とするものである。
本発明に用いる透明電導膜とは、半導体装置の
製造に一般に使用される厚さ0.01〜1.0μm程度の
透明導電膜のことであり、このような透明導電膜
である限り、とくに限定はない。
製造に一般に使用される厚さ0.01〜1.0μm程度の
透明導電膜のことであり、このような透明導電膜
である限り、とくに限定はない。
該透明導電膜の具体例としては、ITO、ITO／
SnO2、In2O3、SnO2、CdxSnOy（ｘ＝0.5〜２、ｙ
＝２〜４）、IrzO1-z（ｚ＝0.33〜0.5）CdOなどが
あげられるが、これらに限定されるものではな
い。
SnO2、In2O3、SnO2、CdxSnOy（ｘ＝0.5〜２、ｙ
＝２〜４）、IrzO1-z（ｚ＝0.33〜0.5）CdOなどが
あげられるが、これらに限定されるものではな
い。
これらの導電膜はいずれも、水素電子を含んだ
ような還元性のプラズマにより還元されやすく、
とくに温度が高くなると一般的な化学反応の場合
と同様、その還元が顕著におこる。
ような還元性のプラズマにより還元されやすく、
とくに温度が高くなると一般的な化学反応の場合
と同様、その還元が顕著におこる。
本発明において透明導電膜上に堆積される第１
ドープ層としては、たとえばａ−Si：Ｈ、ａ−
SiC：Ｈ、ａ−Ge：Ｈ、ａ−Si：Ｆ：Ｈ、μc−
Si：ＨなどのＰ型あるいはｎ型のものが一般に用
いられるが、これらに限定されるものではない。
ドープ層としては、たとえばａ−Si：Ｈ、ａ−
SiC：Ｈ、ａ−Ge：Ｈ、ａ−Si：Ｆ：Ｈ、μc−
Si：ＨなどのＰ型あるいはｎ型のものが一般に用
いられるが、これらに限定されるものではない。
第１ドープ層が堆積された後に形成される真性
層及び第２ドープ層は、通常用いられる真性層お
よび第１ドープ層と反対の導電タイプの第２ドー
プ層であれば、とくに限定されるものではない。
層及び第２ドープ層は、通常用いられる真性層お
よび第１ドープ層と反対の導電タイプの第２ドー
プ層であれば、とくに限定されるものではない。
このような真性層の具体例としては、ａ−Si：
Ｈ、ａ−Si：Ｆ、ａ−Si：Ｆ：Ｈ、ａ−SiGe：
Ｈ、ａ−SiSn：Ｈ、ａ−SiN：Ｈなどのドープし
てないもの、あるいはＢやＰなどを微少量ドープ
したものなど、第２ドープ層の具体例としては、
第１ドープ層がＰ型の場合にはｎ型のμc−Si：
Ｈ、ａ−SiC：Ｈ、ａ−Si：Ｈ、ａ−SiN：Ｈな
ど、第１ドープ層がｎ型のばあいにはＰ型のａ−
Si：Ｈ、μc−Si：Ｈ、ａ−SiC：Ｈなどがあげら
れる。
Ｈ、ａ−Si：Ｆ、ａ−Si：Ｆ：Ｈ、ａ−SiGe：
Ｈ、ａ−SiSn：Ｈ、ａ−SiN：Ｈなどのドープし
てないもの、あるいはＢやＰなどを微少量ドープ
したものなど、第２ドープ層の具体例としては、
第１ドープ層がＰ型の場合にはｎ型のμc−Si：
Ｈ、ａ−SiC：Ｈ、ａ−Si：Ｈ、ａ−SiN：Ｈな
ど、第１ドープ層がｎ型のばあいにはＰ型のａ−
Si：Ｈ、μc−Si：Ｈ、ａ−SiC：Ｈなどがあげら
れる。
本発明において、前記第１真性層は成膜速度が
４Å／秒以下で、且つ第２真性層の成膜温度の最
高値より20〜250℃低い温度で成膜される。
４Å／秒以下で、且つ第２真性層の成膜温度の最
高値より20〜250℃低い温度で成膜される。
通常、透明導電膜の還元は第１ドープ層を堆積
した後には、該ドープ層がプラズマ中の電子やイ
オンやラジカルの基板面への衝突から透明導電膜
を保護するので少なくなる。しかし第１ドープ層
の厚さは80〜300Å程度と薄く、場合によつては
該膜が島状に形成されるため、前記のごとき条件
で真性層を形成する際にも、第１ドープ層を介し
て水素原子を含んだ還元性のプラズマにより透明
導電膜は還元される。
した後には、該ドープ層がプラズマ中の電子やイ
オンやラジカルの基板面への衝突から透明導電膜
を保護するので少なくなる。しかし第１ドープ層
の厚さは80〜300Å程度と薄く、場合によつては
該膜が島状に形成されるため、前記のごとき条件
で真性層を形成する際にも、第１ドープ層を介し
て水素原子を含んだ還元性のプラズマにより透明
導電膜は還元される。
さらに高速で膜堆積をする場合においては、使
用ガスの流量を増加し、成膜温度を高めてRF電
力を増加させる必要があるため、プラズマの還元
性はより顕著になる。
用ガスの流量を増加し、成膜温度を高めてRF電
力を増加させる必要があるため、プラズマの還元
性はより顕著になる。
真性層堆積中には、さらに第１ドープ層のドー
パント原子の拡散も進行する。
パント原子の拡散も進行する。
しかし、本発明のように第１真性層、即ち、第
ドープ層に接する厚さ80〜1000Å好ましくは100
〜500Åの真性層の部分の堆積速度を４Å／秒以
下とし、そののち成膜される真性層の部分（第２
真性層）の堆積速度を６Å／秒以上、好ましくは
10Å／秒以上にし、第１真性層の成膜温度の最高
値を第２真性層の成膜温度の最高値より20〜250
℃低い温度、好ましくは１〜100℃にすると、第
１真性層の堆積時の還元性が小さいために、透明
電導膜が水素原子を含んだ還元性のプラズマと接
触しても還元されにくくなるとともに、第１ドー
プ層堆積時に還元して発生した金属や第１ドープ
層中のドーパントの拡散も防げる。従つて、生成
する金属の量も少なくなるとともに拡散も減少
し、該金属による半導体層の汚染から生ずる再結
合中心の発生、ドーピング効率の低下などの半導
体特性の低下が著しく改善される。
ドープ層に接する厚さ80〜1000Å好ましくは100
〜500Åの真性層の部分の堆積速度を４Å／秒以
下とし、そののち成膜される真性層の部分（第２
真性層）の堆積速度を６Å／秒以上、好ましくは
10Å／秒以上にし、第１真性層の成膜温度の最高
値を第２真性層の成膜温度の最高値より20〜250
℃低い温度、好ましくは１〜100℃にすると、第
１真性層の堆積時の還元性が小さいために、透明
電導膜が水素原子を含んだ還元性のプラズマと接
触しても還元されにくくなるとともに、第１ドー
プ層堆積時に還元して発生した金属や第１ドープ
層中のドーパントの拡散も防げる。従つて、生成
する金属の量も少なくなるとともに拡散も減少
し、該金属による半導体層の汚染から生ずる再結
合中心の発生、ドーピング効率の低下などの半導
体特性の低下が著しく改善される。
さらに第１ドープ層の成膜温度の最高値が10〜
100℃で、第１真性層の成膜温度と同じか、それ
より低くすることにより上記透明導電膜が還元さ
れにくくなるという効果がより顕著に得られる。
100℃で、第１真性層の成膜温度と同じか、それ
より低くすることにより上記透明導電膜が還元さ
れにくくなるという効果がより顕著に得られる。
また、このような方法で成膜すると、第１ドー
プ層、第１真性層、そののち成膜される半導体の
部分を低い成膜温度から高い成膜温度へ階段的に
成膜温度を上げて成膜することができるので、内
部応力の小さいＰ層、内部応力の大きい真性層の
間が円滑につながり酸化物透明導電膜／第１ドー
プ層／第１真性層／そののち成膜される半導体層
の各界面における力学的なストレスが緩和され、
このストレスに起因する光劣化効果を少なくする
ことができる。
プ層、第１真性層、そののち成膜される半導体の
部分を低い成膜温度から高い成膜温度へ階段的に
成膜温度を上げて成膜することができるので、内
部応力の小さいＰ層、内部応力の大きい真性層の
間が円滑につながり酸化物透明導電膜／第１ドー
プ層／第１真性層／そののち成膜される半導体層
の各界面における力学的なストレスが緩和され、
このストレスに起因する光劣化効果を少なくする
ことができる。
さらには、第１ドープ層／第１真性層／そのの
ち成膜される半導体層の各層の禁止帯幅が広いも
のから狭いものへスムーズに変化するため、該界
面の内部電界を従来の第１ドープ層、真性層の界
面に比べて均一に大きくすることができる。また
該第１ドープ層をａ−SiC：Ｈなどの禁止帯幅の
広い材料にすることにより、内部電界をさらに大
きくすることができる。さらに第１ドープ層が
μc−Si：Ｈ層のばあいには、μc−Si：Ｈと真性と
の間の界面の円滑なものが得られるという効果が
えられる。
ち成膜される半導体層の各層の禁止帯幅が広いも
のから狭いものへスムーズに変化するため、該界
面の内部電界を従来の第１ドープ層、真性層の界
面に比べて均一に大きくすることができる。また
該第１ドープ層をａ−SiC：Ｈなどの禁止帯幅の
広い材料にすることにより、内部電界をさらに大
きくすることができる。さらに第１ドープ層が
μc−Si：Ｈ層のばあいには、μc−Si：Ｈと真性と
の間の界面の円滑なものが得られるという効果が
えられる。
前記、第１真性層を成膜する条件は、たとえば
圧力を0.2〜2.5Torrの範囲で、グロー放電を維持
可能な最大またはその近傍の圧力にすることが好
ましく、RFパワーはグロー放電を維持可能な範
囲（５〜20mW／cm2）で最小になるようにするの
が好ましく、このようにすることにより、真性層
よりあとの半導体層の成膜温度より20〜250℃低
い成膜温度でも光導電率σphを10-5（Ωcm）-1以上
にすることができ、光学的禁止帯幅Eoptを1.8ev
程度にすることができる。また、透明導電膜に対
するプラズマの影響も小さくできる。
圧力を0.2〜2.5Torrの範囲で、グロー放電を維持
可能な最大またはその近傍の圧力にすることが好
ましく、RFパワーはグロー放電を維持可能な範
囲（５〜20mW／cm2）で最小になるようにするの
が好ましく、このようにすることにより、真性層
よりあとの半導体層の成膜温度より20〜250℃低
い成膜温度でも光導電率σphを10-5（Ωcm）-1以上
にすることができ、光学的禁止帯幅Eoptを1.8ev
程度にすることができる。また、透明導電膜に対
するプラズマの影響も小さくできる。
しかしながら、この低い成膜温度で成膜した、
第１真性層の電気的特性は、通常の成膜条件で得
られる真性層の特性、もしくは前記第２真性層の
特性に較べて劣る場合もあるので、この層を厚く
するのは好ましくなく、実用上は第２真性層を堆
積する際の高速成膜条件のプラズマの影響を少な
くでき、透明導電膜の変質および第１ドープ層中
のドーパントの拡散を防ぐことができる厚さだ
け、この第１真性層を堆積すればよい。すなわ
ち、第１真性層を80Å以上好ましくは250Å前後
の厚さで堆積させることで効果が得られる。
第１真性層の電気的特性は、通常の成膜条件で得
られる真性層の特性、もしくは前記第２真性層の
特性に較べて劣る場合もあるので、この層を厚く
するのは好ましくなく、実用上は第２真性層を堆
積する際の高速成膜条件のプラズマの影響を少な
くでき、透明導電膜の変質および第１ドープ層中
のドーパントの拡散を防ぐことができる厚さだ
け、この第１真性層を堆積すればよい。すなわ
ち、第１真性層を80Å以上好ましくは250Å前後
の厚さで堆積させることで効果が得られる。
第１真性層の堆積速度、成膜温度は一定である
必要はなく、徐々に変化させてせよい。要は第２
真性層の成膜温度の最高値より少なくとも第１真
性層の成膜温度の最高値を20〜250℃、好ましく
は50〜200℃低くすることである。
必要はなく、徐々に変化させてせよい。要は第２
真性層の成膜温度の最高値より少なくとも第１真
性層の成膜温度の最高値を20〜250℃、好ましく
は50〜200℃低くすることである。
なお、第１真性層の堆積時における透明導電膜
へのプラズマの影響をさけるには、成膜温度の最
高値が10〜100℃で堆積するのが好ましく、10〜
180℃で堆積するのが好ましい。
へのプラズマの影響をさけるには、成膜温度の最
高値が10〜100℃で堆積するのが好ましく、10〜
180℃で堆積するのが好ましい。
また、前記、第２真性層（高い成膜温度、６
Å／秒以上の堆積速度で成膜する層）を成膜する
条件は、たとえば圧力を0.2〜2.5Torrの範囲でグ
ロー放電を安定に維持可能な最大またはその近傍
にするのが好ましく、RFパワーSiH4ガス流量、
H2ガス流量は堆積速度６Å／秒以上、好ましく
は10Å／秒以上にすることが可能なように大きく
することが好ましい。ただしRFパワーのみは、
堆積速度、膜特性を得ることができる最小限が好
ましい。また成膜温度は200〜280℃程度で膜質が
良くなるが、なるべく低い温度で成膜するのが好
ましい。
Å／秒以上の堆積速度で成膜する層）を成膜する
条件は、たとえば圧力を0.2〜2.5Torrの範囲でグ
ロー放電を安定に維持可能な最大またはその近傍
にするのが好ましく、RFパワーSiH4ガス流量、
H2ガス流量は堆積速度６Å／秒以上、好ましく
は10Å／秒以上にすることが可能なように大きく
することが好ましい。ただしRFパワーのみは、
堆積速度、膜特性を得ることができる最小限が好
ましい。また成膜温度は200〜280℃程度で膜質が
良くなるが、なるべく低い温度で成膜するのが好
ましい。
本発明の方法を実施するための装置としては、
通常の容量結合型RF平行平板型CVD装置、誘導
結合型RFCVD装置、DC平行平板型CVD装置な
どがあげられるが、これらに限定されるものでは
ない。とくに平行平板型CVD装置において顯著
な効果がみられる。
通常の容量結合型RF平行平板型CVD装置、誘導
結合型RFCVD装置、DC平行平板型CVD装置な
どがあげられるが、これらに限定されるものでは
ない。とくに平行平板型CVD装置において顯著
な効果がみられる。
「実施例」
つぎに本発明の方法を実施例及び比較例に基づ
き説明するが、本発明はこれらにより何ら制限さ
れるものではない。
き説明するが、本発明はこれらにより何ら制限さ
れるものではない。
実施例１及び比較例１
ガラス板上に、スプレー法にて厚さ4000Åの
SnO2電極を形成、これを基板として用いた。
SnO2電極を形成、これを基板として用いた。
該基板上に、基板温度30℃、CVD圧力
1.5Torr、SiH4／CH4の流量比が２／３、SiH4＋
CH4の合計流量に対してB2H6の正味流量が１％
になるようにして、RFパワー密度10mW／cm2で
Ｐ型ａ−SiC：Ｈ層を100Å堆積させた後、成膜
温度100℃（一定）、CVD圧力1TorrでSiH4ガス
を用いてRFパワー密度10mW／cm2で堆積速度1.6
Å／秒にてｉ型ａ−Si：Ｈ層（第１真性層）を
200Å堆積させた。
1.5Torr、SiH4／CH4の流量比が２／３、SiH4＋
CH4の合計流量に対してB2H6の正味流量が１％
になるようにして、RFパワー密度10mW／cm2で
Ｐ型ａ−SiC：Ｈ層を100Å堆積させた後、成膜
温度100℃（一定）、CVD圧力1TorrでSiH4ガス
を用いてRFパワー密度10mW／cm2で堆積速度1.6
Å／秒にてｉ型ａ−Si：Ｈ層（第１真性層）を
200Å堆積させた。
ついで、成膜温度235℃（一定）、CVD圧力
1.0ToorでSiH4ガスを用いてRFパワー密度
70mW／cm2で堆積速度13.8Å／秒にてｉ型ａ−
Si：Ｈ層（第２真性層）を60000Å堆積させた。
さらに成膜温度235℃（一定）、CVD圧力2Torr
にて、SiH4流量１に対してPH3を0.01、H2を30
になるように導入し、RFパワー密度70mW／cm2
でｎ型μc−Si：Ｈ層を300Å堆積させ、電極とし
てA1を真空蒸着法により1000Å堆積させて、１
cm2の面積を有する太陽電池を作製した。なおこの
ときの半導体層堆積に要した時間の合計は20分で
あつた。ちなみにｉ型ａ−Si：Ｈ層の高速成膜を
行わず２〜３Å／秒の堆積速度で成膜した場合の
時間の合計は80分であつた。
1.0ToorでSiH4ガスを用いてRFパワー密度
70mW／cm2で堆積速度13.8Å／秒にてｉ型ａ−
Si：Ｈ層（第２真性層）を60000Å堆積させた。
さらに成膜温度235℃（一定）、CVD圧力2Torr
にて、SiH4流量１に対してPH3を0.01、H2を30
になるように導入し、RFパワー密度70mW／cm2
でｎ型μc−Si：Ｈ層を300Å堆積させ、電極とし
てA1を真空蒸着法により1000Å堆積させて、１
cm2の面積を有する太陽電池を作製した。なおこの
ときの半導体層堆積に要した時間の合計は20分で
あつた。ちなみにｉ型ａ−Si：Ｈ層の高速成膜を
行わず２〜３Å／秒の堆積速度で成膜した場合の
時間の合計は80分であつた。
得られた太陽電池の特性をAM−１、
100mW／cm2のソーラーシミユレーターを用いて
測定すると、Fsc16.0mA、Voc0.88V、F.F.58％、
η8.17％であつた。
100mW／cm2のソーラーシミユレーターを用いて
測定すると、Fsc16.0mA、Voc0.88V、F.F.58％、
η8.17％であつた。
また比較用試料として、第１真性槽を堆積しな
い以外は実施例１と同様な条件にて太陽電池を作
製した。その特性を測定したところJsc14mA、
Voc0.7V、F.F.38％、η3.7％であつた。なおこの
ときの半導体槽堆積時間は18分程度であつた。
い以外は実施例１と同様な条件にて太陽電池を作
製した。その特性を測定したところJsc14mA、
Voc0.7V、F.F.38％、η3.7％であつた。なおこの
ときの半導体槽堆積時間は18分程度であつた。
「発明の効果」
本発明の方法により半導体装置を製造すると、
製造時間を大巾に短縮でき、かつVoc，Jsc，F.
F.，ηがそれぞれ著しく改善された半導体装置を
得ることができる。
製造時間を大巾に短縮でき、かつVoc，Jsc，F.
F.，ηがそれぞれ著しく改善された半導体装置を
得ることができる。
Claims (1)
- 【特許請求の範囲】 １ 透明導電膜上に少なくとも非晶質部分を含む
半導体を第１不純物ドープ層、真性層、第１不純
物ドープ層と反対の導電タイプの第２不純物ドー
プ層を順次堆積するプロセスに於いて、真性層を
堆積する際に、初めに堆積する厚さ80Å〜1000Å
の部分を第１真性層、残りの真性層の部分を第２
真性層とし、第２真性層の堆積速度が６Å／秒以
上、第１真性層の堆積速度が４Å／秒以下で、且
つ第１真性層の成膜温度の最高値が10℃〜100℃
であり且つ第２真性層の成膜温度の最高値より20
〜250℃低くすることを特徴とする半導体装置の
製造方法。 ２ 第１不純物ドープ層の成膜温度の最高値が10
〜100℃で、且つ前記第１真性層の成膜温度の最
高値と同じか或いはそれ以下である特許請求の範
囲第１項記載の製造方法。 ３ 第１と第２の少なくとも一方の不純物ドープ
層ａ−SiC：Ｈ（アモルフアスシリコンカーバイ
ド）またはμc−Si：Ｈ（微結晶化アモルフアスシ
リコン）である特許請求の範囲第１項又は第２項
記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242288A JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242288A JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62101083A JPS62101083A (ja) | 1987-05-11 |
| JPH0562830B2 true JPH0562830B2 (ja) | 1993-09-09 |
Family
ID=17087019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242288A Granted JPS62101083A (ja) | 1985-10-28 | 1985-10-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62101083A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910007465B1 (ko) * | 1988-10-27 | 1991-09-26 | 삼성전관 주식회사 | 비정질 실리콘 태양전지의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167370A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Amorphous solar cell |
| JPS57159070A (en) * | 1981-03-26 | 1982-10-01 | Sumitomo Electric Ind Ltd | Manufacture of photo electromotive force element |
| JPS59107574A (ja) * | 1982-12-13 | 1984-06-21 | Agency Of Ind Science & Technol | アモルフアスシリコン太陽電池の製造方法 |
-
1985
- 1985-10-28 JP JP60242288A patent/JPS62101083A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62101083A (ja) | 1987-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208281B2 (ja) | 積層型光起電力素子 | |
| US6700057B2 (en) | Photovoltaic device | |
| CN101567400B (zh) | 薄膜硅太阳能电池及其制造方法 | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| WO1995026571A1 (en) | Stabilized amorphous silicon and devices containing same | |
| US20150136210A1 (en) | Silicon-based solar cells with improved resistance to light-induced degradation | |
| KR101634480B1 (ko) | 값싼 pecvd에 의해서 제조되는 고효율 솔러 셀들 | |
| JP3684041B2 (ja) | 光起電力素子 | |
| US7122736B2 (en) | Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique | |
| CN103238219A (zh) | 用于a-Si单结和多结薄膜硅太阳能电池的改进的a-Si:H吸收层 | |
| JPH11103082A (ja) | 光起電力素子及びその作製方法 | |
| JPS6132416A (ja) | 半導体装置の製造方法 | |
| US20130167917A1 (en) | Thin film type solar cells and manufacturing method thereof | |
| JP2918814B2 (ja) | 光起電力素子及びその製造方法 | |
| JPH0562830B2 (ja) | ||
| JPH04266067A (ja) | 光起電力素子 | |
| JPH071752B2 (ja) | 半導体装置の製造方法 | |
| JP2007189266A (ja) | 積層型光起電力素子 | |
| Das et al. | Progress towards high efficiency all-back-contact heterojunction c-si solar cells | |
| JPH0927632A (ja) | 光起電力素子及びその製造方法 | |
| JP4502534B2 (ja) | 光起電力装置の製造方法 | |
| JP3046644B2 (ja) | 光起電力素子の製造方法 | |
| JPH0927628A (ja) | 光起電力素子及びその製造方法 | |
| JP2937815B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2644901B2 (ja) | ｐｉｎ型アモルファスシリコン太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |