JPS62101111A - 電圧制御型可変キヤパシタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧制御型可変キャパシタ回路に関する。

〔従来の技術〕

従来この種の技術はバラクタ・ダイオードを用いた回路
となっていた。第６図に従来技術のブロック図を示す。

以下、この図に従って動作を説明する。電圧印加回路３
６にバラクタ・ダイオード３３に対し逆方向となる電圧
を加えると、バラクタ・ダイオード３３のＰＮ接合に接
合容量が生ずる。端子３１及び端子３２間からは等測的
に接合容量の容量値を持ったキャパシタンスと見なせる
。接合容量値はバラクタ・ダイオード３３に印加される
逆方向電圧により変化するので、電圧制御型可変キャパ
シタ回路として動作する。

〔発明が解決しようとする問題点〕

上述した従来の電圧制御型可変キャパシタ回路は、バラ
クタ・ダイオードのＰＮ接合が超階段接合になっておシ
、製造プロセスがＭＯＳ型ＩＣの製造プロセスとは異な
っている。従って電圧制御型可変キャパシタ回路をＭＯ
６型工Ｃ内に組み込み７モノリミツク化することが困難
であるという欠点があった。

〔問題点を解決するための手段〕

本発明の電圧制御型可変キャパシタ回路は。

バラクタ・ダイオードを用いずに、ＭＯＳ型ＩＣの製造
プロセスで形成可能なバランス型演算増幅器（以下バラ
ンス型演算増幅器という。）。

Ｍ　ＯＳ型トランジスタ、インピーダンス変換バッファ
を有している。

すなわち本発明によれば、抵抗で入力端子対と出力端子
対が結ばれた差動入力・差動出力型演算増幅器の入力端
子対に対のＭＯＳ型トランジスタのソースを個別に接続
し、この対のＭＯＳ型トランジスタのドレインに対のイ
ンピーダンス変換バッフ１の出力端子全個別に接続し、
更にインピーダンス変換バッファの入力対と前記バラン
ス型演算増幅器の出力端子対を対のキャパシタンスで負
帰還がかかる様結び、前記対のＭＯ３型トランジスタの
ゲート端子どうしを接続して回路を構成し、而して前記
インピーダンス変換バッファの入力対全信号入力端子と
し。

前記接続されたゲート端子を制御電圧入力端子としたこ
とを特徴とする電圧制御型可変キャパシタ回路が得られ
る。

〔実施例〕

次に１本発明について図面を参照して説明する。

第１図は１本発明の一実施例である電圧制御型可変キャ
パシタ回路のブロック図である。また第２図に本実施例
で使われているＭＯＳ型トランジスタを示す。ＭＯＳ型
トランジスタはそのドレイン２１の電圧Ｉ　Ｖｎ　、電
流をより、ゲート２２の電圧ｋ　”ｃ　＋　ソース２６
の電圧ｋＶｓとすると。

Ｉｎ＝Ｋ（（Ｖｃ−ＶＴ）（ＶＤ−Ｖｓ）、、（ＶＤ２
−Ｖｓ２））・・・・・・（１） なる関係がある。ここでＫ及びＶＴはＭＯＳ型トランジ
スタの持つ定数である。

第１図において、ＭＯＳ型トランジスタ５゜６は同じ定
数を持ったものとする。ＭＯ３型トランジスタ５のドレ
イン電圧をＶＤｉ　、　　ドレイン電流をよりｊ　、ゲ
ート電圧ｋＶｃ＋、　　ソース電圧をＶｓ、とする。同
様にＭＯＳ型トランジスタ６のドレイン電圧をＶＤ２　
、　　ドレイン電流をＩＤ２　、　　ゲート電圧ｋ　Ｖ
Ｏ２、ソース電圧ｋ　ＶＳ２とする。第１図から Ｖｏｌ　＝　ＶＯ２−・・（２） である。バランス型演算増幅器８の入力インビーダンス
が十分に大きく、出力インピーダンスが十分に小さく、
増幅率が十分に太きいとすると。

ｖ３．　＝　ＶＳ２　　　　　　　　　　　　　・旧・
・（３）である。又バランス型回路なので。

ＶＤｉ　＝　ＶＤ２　　　　　　　　　　　−−（４）
である。これら（１）〜（４）式より。

Ｉｎ＋　＝Ｋ　（（Ｖｏｌ　−’ＶＴ　）　（Ｖｏｌ　
−Ｖｓ＋　）−±（ＶＤｌ２−Ｖｓ＋２）　）　　　　
　　　−・・（５）ＩＤ２　＝Ｋ　（（Ｖ＋、＋　−Ｖ
Ｔ　）（−ＶＤｌ−ＶＳ＋　）−ｙ（ＶＤｉ２−Ｖｓ＋
２）　）　　　　　　　　　　−・・・（６）が得られ
、従って よりＩ　−ＩＤ２　＝　２Ｋ（Ｖｏｌ　−ＶＴ　）Ｖｏ
ｌ　　　　　・・・・・４７）となる。抵抗９，１０の
抵抗値をどちらもＲ１これらを流れる電流をそれぞれＴ
１．　ＩＲ２とし、バランス型演算増幅器の出力１３．
１４の電圧をそれぞれｖｏｌ、ＶＤ２とすると。

工Ｒ１＝百（Ｖｏｌ　　ｖｓ＋　）　　　　　　　　−
−（８）工Ｒ２＝百（ｖ０２−ｖＳｌ）・・・・・・（
９）ｖＯ’　＝　　ＶＯ２−−（１０） であるから。

ＩＲ＋　　ＩＲ２＝　Ｒｖ。＋　　　　　　　　−・・
（１１）となる。前述したようにバランス型演算増幅器
の入力インピーダンスは十分に大きいので。

ＩＤＩ　＋　ＩＲＩ　＝０　　　　　　　　　　・・・
・・・（１２）ＩＤ２　＋　ＩＲ２＝　Ｏ・・・・・・
（１３）となる。従って（４）　、　（７）　、　（１
２）　、　（１３）式よりＶｏ＋＝ＫＲ（Ｖｏｌ　　Ｖ
Ｔ）ＶＤｌ・−・・（１４）となる。−力信号入力端子
１．２の電圧をそれぞれＶｉｉ　、　ｖｉ２１電流を工
、１．工、２とし、キャパシタンス１１．１２の容量を
どちらもＣ９それぞれを流れる電流工。１．■。２とす
ると。

ＩＣ１＝　（Ｖｏｉ　−Ｖｚｊ　）　ｓＣ−・（１５）
工Ｃ２＝　（ＶＯ２Ｖ１２　）　ａＣ・・・−・・（１
６）工１１＝Ｉｉ２　　　　　　　　　　　・・・・・
・（１７）ｖｉ、＝−ｖ工２　　　　　　　　　　・・
・・・・（１８）である。但し、　ｓ＝ｊω、ωは信号
の角周波数。

ｊ＝萱　である。インピーダンス変換バッファ３．４は
入力インピーダンスが十分に大きく。

出力インピーダンスが十分に小さく、増幅率が１である
から。

工１１＋工。１＝０　　　　　　　　　・・・・・・（
１９）Ｉｉ２　＋　Ｉ。２＝０　　　　　　　　　・・
・・・・（２１）ｖｘ＋　＝　Ｖａｔ　　　　　　　　
　　　　−・・（２１）Ｖ１２　＝　ｖＤ２−・・（２
２） となる。（１４）〜（２２）式より １１ｊ−工ｉ２＝　　Ｉｃ＋＋工Ｃ２ ＝　　（Ｖａｌ−Ｖｉｉ　）　ｓ　Ｃ＋　（ｖｏｒ　Ｖ
ｉ２）ＪＣ２工、１＝　　２　（Ｖａｔ　　”ｉｔ　）
Ｊ　Ｃ■、＋　＝　　（Ｖａｔ　−Ｖ、＋　）６　Ｃ■
、＋　＝　（Ｉ　　ＫＲ（Ｖａｔ　−ＶＴ　）　）Ｖ４
＋　ｓＣ・・・・・・（２３） となる。信号入力端子１，２から見たインピーダンス２
１は。

Ｚ工＝Ｖ工１／工、１ （１−ＫＲ（Ｖｃ、Ｖｒ））ｇｏ・・・・・−（２４）
となる。これは等測的に （１−ＫＲ（ＶＧｌ−ＶＴ　）　）　Ｃなる容量をもつ
キャパシタンスと考えることができる。従って、第１図
に示す回路は電圧ＶＧｉによって容量が変化する電圧制
御型可変キャパシタ回路として動作する。

〔発明の効果〕

以上説明したように本発明は、バランス型演算増幅器、
ＭＯ３型トランジスタ、インピーダンス変換バッファを
用いることにより、超階段接合をもつバラクタ・ダイオ
ードが不必要になるので、電圧制御型キャパシタ回路を
ＭＯ６型ＩＣの製造プロセスで実現でき、ＭＯＳ型ＩＣ
内にモノリシック化できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本実
施例に使われているＭＯＳ型トランジスタの回路図、第
６図は従来技術のブロック図を示している。 記号の説明：１，２は信号入力端子、３，４はインピー
ダンス変換バッファ、５，６はＭＯＳ型トランジスタ、
７は（共通の）ゲート端子、８はバランス型演算増幅器
、（差動入力、差動出力型演算増幅器）、９．１０は抵
抗、１１．１２はキャパシタンス、１３．１４は（バラ
ンス型演算増幅器の）出力端子、３１．３２は入力端子
、６３はバラクタ・ダイオード、３６は電圧印加回路を
それぞれあられしている。 〉　　　　　　　　〉

Claims (1)

【特許請求の範囲】
1. １、抵抗で入力端子対と出力端子対が結ばれた差動入力
   ・差動出力型演算増幅器の入力端子対に対のＭＯＳ型ト
   ランジスタのソースを個別に接続し、この対のＭＯＳ型
   トランジスタのドレインに対のインピーダンス変換バッ
   ファの出力端を個別に接続し、更にインピーダンス変換
   バッファの入力対と前記差動入力・差動出力型演算増幅
   器の出力端子対を対のキャパシタンスで負帰還がかかる
   様結び、前記対のＭＯＳ型トランジスタのゲート端子ど
   うしを接続して回路を構成し、而して前記インピーダン
   ス変換バッファの入力対を信号入力端子とし、前記接続
   されたゲート端子を制御電圧入力端子としたことを特徴
   とする電圧制御型可変キャパシタ回路。