JPS62106501A

JPS62106501A - フエイルセイフ方式故障判定回路

Info

Publication number: JPS62106501A
Application number: JP60246027A
Authority: JP
Inventors: Hideo Ogasawara; 小笠原　英夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-11-01
Filing date: 1985-11-01
Publication date: 1987-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は複数の機能回路で構成される損益の故障ｔ１を
気的に判定する故障判定回路、さらに詳しくいえば故障
判定回路自体の正常側への故障ｔも検出することにより
、壜器本米の故障χ見逃がしてしまうことχ極力少なく
ｔ、ｒｃフェイルセイフ（Ｊ＋’ａｉ　１−ｓａｆｅ　
）方式故障判定回路に関する。

（従来の技術）複雑な機器の故障判定には従来より次のような回路方式
がある。

機器を複数の機能回路ブロックに分け、各ブロック毎に
動作良否７判定検知する九めの検知回路に付加するか、
ｔｅに各機能回路が常時動作していない場合は判定時の
み当該回路Ｙｆｆｉ動さぎる回路χ付加したものでおる
。

ま友、各機能回路乞同時駆動させることができない場合
は機能回路別に判定時シリーズに駆動させ、機能回路別
の動作良否検知回路用カンラッチさせて、最終的に全て
の機能回路の検知出力の論理積乞とるものである。

以上のいずれかの方式により機器総合の故障判定Ｘして
いる。

（発明が解決しようとする問題点）上述の従来の故障判定回路は判定回路の横取として「各
部に付加した良否判定検知回路」、「各機能ブロック毎
の駆動回路」、「各良否判定検知出力のランチ回路」、
「論理積回路」となり、これら故障判定の友めの付加回
路は機器の複雑化に伴ない複雑となり、付加回路自体の
故障が機器の故障判定馨する際、無視できなくなる。つ
まり付加回路が「正常判定となるような状態で故障する
」確率も増加し、結果的に機器の動作が不良であっても
これケ見逃してしまう欠点がある。

本発明の目的は故障回路内体の正常性？示す出力を出丁
よりな故障’Ｙ％検出し、機器本来の故障を確実に検出
することができるフェイルセイフ方式故障判定回路χ提
供することにある。

（問題点を解決するための手段）前記目的馨達成する几めに本発明によるフェイルセイフ
方式故障判定回路は電気機器の故障判定回路において、
機器を慎能毎に故障判定する几めの複数の機能回路ブロ
ックと、前記機能回路ブロック毎に良否判定ン検知する
複数の動作良否判定検知回路と、前記各機能回路ブロッ
ク乞一定時間毎に駆動制御する定めの一定時間のＯＮ／
ＯＦＦ駆動パルスン発生する制御回路と、前記各動作良
否判定検知回路出力を同期検出する几めの回路と、前記
同期検出のためｔＡ動パルスの２倍以上の局期馨持つチ
ェックパルスケ発生するチェックパルス発生回路と、前
記同期検出のための回路より出力されるパルス数ン計数
する計数回路と、前記計数結果が予じめ定められている
値より小か大のとき故障と判定する故障判定回路とから
横取しである。

（実　施例）第１図は、本発明による故障、判定回路の一実施例ｙ示
すブロック図である。

本実施例は機器内の故障判定すべき機能回路ブロック１
〜３、各々の機能回路の動作良否判定検知回路４〜６、
チェックパルス発生回路７、チェックパルスに同期して
シリアルに機能回路ブロック１〜３χ厖動ＯＮ／ＯＦＦ
する念めの駆動制御回路８、動作良否判定検知回路４−
６の出力乞チェックパルス発生回路７のチェックパルス
で同期検出する次めの回路（アンド回路）９〜１１．同
期検出するための回路９〜１１の各出力を合成する回路
（オア回路）１２、各出力を合成する回路１２で合成さ
れシリアルに入力されてくるパルス数χ計数するための
計数回路１３、故障判定回路１４および初期設定（リセ
ット）回路１５馨含んでいる。なお動作開始のため故障
判定動作開始回路１６を設けているが、これは手動回路
でもよい。

第２図は、本実施例における各部の信号動作ン説明する
几めのタイムチャートである。

ａは、判定動作開始起動信号、ｂに初期設定イざ号、Ｃ
はチェックパルス信号、ｄ−ｆは各機能回路ブロック１
〜３の駆動信号、ｇはチェック終了信号、ｈ−ｊは各機
能回路ブロック１〜３での動作良否判定検知出力信号、
ｋ−ｍはＣとｈ−ｊとの同期検出出力信号、ｎはｋ　−
ｍの合成出力信号χそれぞれ示す。

次に動作について説明する。

まず、故障判定動作開始起動回路１６により故障判定動
作が開始され判定動作開始起動信号ａが出力される。こ
れにより初期設定回路１５でリセット信号すが発生し、
各Ｓχ初期化する。次にチェックパルス発生回路７での
発生パルスＣ−１により制御回路８より駆動信号ｄが出
力され機能回路ブロックｌが動作する。この結果は動作
良否判定検知回路４Ｖｃおいて良否判定検知され正常で
あれば動作良否判定検知出力信号りが出力され、このあ
とアンド回路９によって動作良否判定検知出力イキ号り
はチェックパルスＣ−１で同期検出され同期検出出力信
号にとなり、さらにオア回路１２によってローｌ出力と
なる。

この信号は計数回路１３により計数蓄積される。

なお１、駆動信号ｄはチェックパルスＣ−２（７ｆ号の
立上りで、ＯＦＦとなるように制御回路８で制御される
ので以降、機能回路ブロックｌは動作せず従がって上述
動作良否判定検知出力信号りは出力されないのでアンド
回路９の出力に以降量ない。

次にチェックパルスＣ−３信号で制御回路８より駆動信
号ｅが出力され、機能回路ブロック２が動作し、以降、
上述と同様動作が行なわれ、機能回路ブロック２が正常
であればオア回路１２よジｎ−２信号が出力されて、計
数回路１３にょ９計数される。この結果、計数回路１３
での計数累積値は「２」となる。次にチェックパルスＣ
−５信号により制御回路８からは駆動信号ｆが出力され
、以降上述と用様動作にょジ、機能回路ブロック３が正
常であればアンド回路１２よりｎ−３信号が出力され、
計数回路１３により計数されて計数回路１３での計数累
積値は「３」となる。

次に制御回路８よりチェック終了信号ｇが出力されたと
き、故障判定回路１４によって計数回路１３での計数累
積値Ｙ読み取り、本実施例の場合は「３」であるとき馨
もって、機器は正常であると判定する。

なお、計数回路１３の計数累積値の読み取９判定回路１
４は、計数回路１３Ｙ：計数値に関係して、１〜ｎまで
の独立した出力端子を持つ回路とし、本実施例の場合は
「３」の出力１子部に故障判定回路１４ｚ−接続するこ
とで簡単な回路とすることができる。

以上は機器が正常の場合の動作説明であるが、例えば機
能回路ブロック２が動作不良のときは、上述において動
作良否判定検知出力信号ｉが出す、結果的にｎ−２信号
が出力されない几め、計数回路１３での計数累積値は「
２」となり「３」とはならないため、故障判定回路１４
によって故障と判定される。

さらに、本発明の特徴動作例として、例えば故障判定の
ｔめの付加回路４が、「正常出力をするよりな状態で故
障」した場合は、上述の動作良否判定検知出力りが連続
して出力されるので、この結果、同期検出信号ｋがチェ
ックパルスＣ−１、Ｃ−２、Ｃ−３・・・・・・とチェ
ックパルスと同数出力されることになり、計数回路１３
での計数累積値は本実施例の場合「６」となって「３」
にはならない几め、この場合も故障と判定される。

さらに例えばアンド回路が正常出力側になる状態で故障
すると、オア回路１２の出力はｒｏＪまｔは「１」の状
態が連続してしまいｎ−１゜ｎ−２・・・・・・のどと
きパルス出力とならないので計数回路１３での計数値は
「ｏ」か「１」となって「３」にはならないので、これ
も故障と判定される。

（発明の効果）以上、詳しく説明したように本発明は、機器の複数の機
能回路ブロックに一定時間のＯＮ／ＯＦＦ駆動パルスで
駆動制御し各部の動作良否判定検知回路出力馨駆動回路
の２倍以上の周期を持つチェックパルスで同期検出し、
その出力パルス数を計数し、判定時間における累積計数
パルス数が、その機器としてあらかじめわかっている正
常時の計数値か否かン判定することにより機器としての
故障判定のみならず、故障判定回路そのものの、正常と
判定してしまう側への故障状態までも判定できるいわゆ
るフェイルセイフ故障判定ができる効果がある。特に、
故障判定すべき機能回路数が多いほどその効果χ発揮で
きる。

【図面の簡単な説明】

第１図は本発明による故障判定回路の一実施例馨示すブ
ロック図、第２図はその信号動作タイムチャートである
。１〜３・・・故障判定すべき機器の機能回路ブロック４−６・・・各部の動作良否判定検知回路７・・・チェ
ックパルス発生回路８・・・駆動信号およびチェック終了信号制御回路９〜１１・・・同期検出回路　　１２・・・合成回路１
３・・・計数回路　　　　１４・・・故障判定回路１５
・・・リセット信号発生回路１６・・・故障判定動作開始起動回路ａ・・・故障判定動作スタート信号ｂ・・・リセット信号Ｃ・・・チェックパルス信号ｄ−ｆ・・・機器機能回路駆動信号ｇ・・・チェック終了信号ｈ−ｊ・・・動作良否判定出力信号に−ｍ・・・同期検出出力信号ｎ・・・合成出力信号

Claims

【特許請求の範囲】

電気機器の故障判定回路において、機器を機能毎に故障
判定するための複数の機能回路ブロックと、前記機能回
路ブロック毎に良否判定を検知する複数の動作良否判定
検知回路と、前記各機能回路ブロックを一定時間毎に駆
動制御するための一定時間のＯＮ／ＯＦＦ駆動パルスを
発生する制御回路と、前記各動作良否判定検知回路出力
を同期検出するための回路と、前記同期検出のため駆動
パルスの２倍以上の周期を持つチェックパルスを発生す
るチェックパルス発生回路と、前記同期検出のための回
路より出力されるパルス数を計数する計数回路と、前記
計数結果が予じめ定められている値より小か大のとき故
障と判定する故障判定回路とから構成したことを特徴と
するフェイルセイフ方式故障判定回路。