JPS6210741A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、記憶装置に関する。

〔従来の技術〕

従来の記憶装置はアドレス制御方式が、第２図に示すよ
うな方式となっていた。すなわち、ＣＰＵ１から送信さ
れたアドレス信号ＡＯ，ＡＩ・・・・・・Ａｘｘはアド
レスバッファ回路２を介してメモリ部３に印加される。

この時、アドレスバッファ回路２は、メモリ部３の実装
状態を表わす情報ＭＯ，Ｍｌ・・−・・・Ｍｘにより実
アドレス設定回路５で作成された信号、すなわち、実際
に実装されているメモリのアクセス可能なアドレスの最
大範囲を示す信号により、メモリ部３のメモリブロック
ＢＯ，Ｂｌ・・・・・・Ｂｘを選択するアドレス信号Ａ
ｘＯ，Ａｘｌ・・・・・・Ａ　ｘ　ｘを制御してメモリ
部３に実装されているメモリブロックＨＯ。

Ｂ１・・・・・・Ｂｘの選択をしている。

また、アドレスチェック回路４では、ＣＰＩＪＩからの
メモリブロックＢＯ，Ｂｌ・・・・・・Ｂｘを選択する
アドレス信号ＡｘＯ，Ａｘｌ・・・・・・Ａｘｘと、実
アドレス設定回路５からの信号により、実際に実装され
ているメモリのアドレスを越えてアクセスさｎた場合に
は、ＣＰＵＩに対してエラー報告全行なっている。

〔発明が解決しようとする問題点〕

しかしながら、このような上述した従来の記憶装置はア
ドレス制御方式が、メモリ部３からの実装状態を表わす
情報ＭＯ、Ｍｌ・・・・・・Ｍｘの設定の仕方により実
装されているメモリの範囲内で通常使用時のアクセス範
囲を任意に設定することができるが、その反面、実装メ
モリの途中までの設定がなされていた場合に、保守時に
は設定されたアクセス範囲を越える部分については、ア
クセスができずテストされない為に、この越えた部分を
アクセス範囲を変更してすぐ使用した場合、動作の保証
ができないという欠点があった。

また、従来の記憶装置は、増設する場合に増設単位に対
応するメモリ容量を持ったメモリボードを例種類か準備
してメモリ増設に対応していたが、この記憶装置で使用
するメモリボードは、増設部も基本部も同一のメモリボ
ードであることが保守上からも望ましく、年々メモＩＪ
　Ｉ　Ｃが高密度化するのに伴ないメモリボード当りの
容量も増大し従来のようなメモリブロックの選択ではメ
モリの増設に対応できないという欠点があった。

〔問題点を解決するための手段〕

本発明の記憶装置は、アクセス可能なアドレス範囲を任
意に設定する手段と、実メモリ容置の最大アドレス°ま
でアクセス可能なアドレス範囲を設定する手段、シよび
前記２つの手段からの信号を入力し、外部摺電により前
記２つの手段からの信号を切りかえてアドレスバッファ
回路に送りメモリ部に印刀口するアドレス信号を制御す
る制御回路とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を含むブロック図である。

第１図において、ＣＰＵＩは、記憶装置Ｍに対してアド
レス信号ＡＱ、ＡＩ・・・・・・Ａｘｘを送出する。ア
ドレス信号Ａｘ　Ｏ、Ａｘ　１・・・・・・Ａｘｘは特
にメモリ部３のメモリブロックＢｏ　、Ｂｌ・・・・−
・Ｂｘを選択するだめの信号である。アドレスバッファ
回路２はアドレス信号ＡＯ，Ａｌ・・・・・・Ａｘｘを
受信すると、制御回路７からの信号と組み合わせてメモ
リ部３のメモリブロックＢＯ，Ｂｌ・・・・・・Ｂｘを
選択するための信号を作成して送出し、メモリブロック
ＢＯ，Ｂｌ・・・・・−Ｂｘを選択すると共に、谷メモ
リブロックＢＯ，Ｂｌ・−・・・・Ｂｘ内のメモリボー
ドにアドレス信号ＡｘＯ，Ａｘｌ・・−・・・Ａｘｘの
分配を行なう。メモリ部３はブロックＢＱ。

Ｂ１・・・・・・Ｂｘから構成されるメモリ部である。

実アドレス設定回路５はメモリ部３からメモリの実装情
報ＭＯ、Ｍｌ・・・・・・Ｍｘを受けて実際にメモリが
実装されている最大アドレス範囲を設定する回路で、任
意アドレス設定回路６は入力情報ＤＯ，Ｉ）１・・・・
・・Ｄｘにより、この記憶装置Ｍのメモリアドレスの使
用をどこまで有効にするかを任意に設定する回路である
。入力情報ＤＯ，ＤＩ・・・・・・ＤｘはＣＰＵ１から
のソフトウェア指示により送信されても良いし、また機
械的なスイッチ信号を与えて手操作で設定しても良いが
、この任意アドレス設定回路６で設定されたアドレス範
囲は前記実アドレス設定回路５で設定したアドレス範囲
と等しいことはあっても、越えて設定することはできな
い。制御回路７は任意アドレス設定回路６と実アドレス
設定回路５からの信号を入力とし、ＣＰＵＩからの保守
指令信号により、こｎらの信号を切りかえてアドレスバ
ッファ回路２とアドレスチェック回路４にアドレス範囲
の制御信号を送り出す回路である。ここで、アドレスチ
ェック回路４はＣＰＵＩから送信されてきたアドレスが
アクセス可り目な範囲にるるか否かチェックをする回路
であり、エラ一時はＣＰＵ１にエラー報告を行なう。

以上のような構成により通常のメモリ使用時には、ＣＰ
ＵＩから保守指令はこないため、任意アドレス設定回路
６で設定されたアドレス範囲が、制御回路７を介してア
ドレスバッファ回路２とアドレスチェック回路４に送信
され、設定されたメモリアドレス範囲内でのメモリアク
セスが行なわれる。ＣＰＵ１からアドレス範囲を越えて
アドレス信号が送信された場合にはアドレスチェック回
路４でエラーを検出して、ＣＰＵ１にエラー報告を行な
いそのアクセスを無効にする。また、保守時にはＣＰＵ
１からの外部指令により制御回路７ハ実アドレス設定回
路５のアドレス範囲をアドレスバッファ回路２と”アド
レスチェック回路４に送り実装されているメモリの最大
アドレスまでのテストを行なうように動作する。

〔発明の効果〕

本発明の記憶装置は、実装されているメモリ容量の範囲
内でそのアクセス可能範囲を任意に変更できる機能を具
備することにより、メモリ増設に伴ないメモリボードを
実装容量の異なる物と交換する必要がなく、また、大答
量化するメモリボードの増設に対しアクセス可能範囲を
変更するだけで間単に増設ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むブロック図、第２図は
従来の一例を含むブロック図である。 １・・・・・・ＣＰＵ％Ｍ、Ｍ’・・・・・・記憶装置
、２・・・・・・アドレスバッファ回路、３・・・・・
・メモリ部、４・・・・・・アドレスチェック回路、５
・・・・・・実アドレス設定回路、６・・・・・・任意
アドレス設定回路、７・・・・・・制御回路、ＡＯ〜Ａ
ｘｘ・・・・・・アドレス１言号、ＢＯ〜Ｂｘ・・・・
・・メモリブロック、ＤＯ−Ｄｘ・・・・・・任意アド
レス範囲設定情報、Ｍ　Ｏ−Ｍ　ｘ・・−・・・実アド
レス＠囲設定情報。 ／　　　　・ 代理人　弁理士　　内　原　　　晋・ −〇Ｑ−’ｂ

Claims (1)

【特許請求の範囲】
1. メモリアドレスのアクセス可能範囲を任意に設定する任
   意アドレス設定手段と、実装された実メモリ容量の最大
   アドレスまでアクセス可能なアドレス範囲を設定する実
   アドレス設定手段と、前記任意アドレス設定手段および
   前記実アドレス設定手段からの信号を入力し外部指令に
   より通常のメモリ使用時と保守時とでアドレス信号を切
   りかえてメモリ部に印加させる制御回路とを含むことを
   特徴とする記憶装置。