JPS62110671A - デイジタルクリツプ補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルクリップ補止回路に係り、特にア
ナログ−ディジタル変換されたディジタルビデオ信号（
一般には輝度信号）を所定のクリッブレベル範囲内に振
幅制限するディジタルクリップ補正回路に関する。

従来の技術 ＶＴＲの輝度信号処理では、輝度信号を周波数変調（Ｆ
Ｍ）Ｌ、で得た被周波数変調（ＦＭ）輝度信号を磁気テ
ープに記録し、再生を行なうので、ＦＭ波特有の三角雑
音が発生する。この三角雑音を効果的に軽減する手段と
して、一般にプリエンファシス回路（本明細書ではエン
ファシス回路というものとする）及びディエンファシス
回路を用いて、記録時は輝度信号に所定のプリエンファ
シス特性を付与して輝度信号の帯域中の高周波数帯域を
強調して記録を行ない、再生時は再生輝度信号に上記プ
リエンファシス特性とは相補的なディエンファシス特性
を付与して、その高域を減衰させている。

この場合、プリエンファシス（又はディエンファシス）
によるエンファシス量は大なる程輝度信号のＳ／Ｎを良
くすることができるが、エンファシス量が過剰になると
、輝度信号の白への立上り部分や黒への立下がり部分に
鋭いオーバーシュー１−やアンダーシュートを生じ、こ
のままの状態でＦＭ変調を行なうと過変調状態となり、
所謂反転現象などを起こす。

そこで、実際のＶＴＲでは前記エンファシス回路とＦＭ
変調器との間にクリップ回路を設置し、かつ、上記エン
ファシス量はできるだけ大きくしておき、第６図に示す
如きＦＭ変調度が過大となる輝度信号がクリップ回路に
入力されると、その振幅を所定のクリップレベル範囲内
に振幅制限して、第７図に示す如き信号を発生し、この
信号をＦＭ変調器に供給していた。

しかし、上記第７図に示す如きクリップされた輝度信号
をＦＭ変調、記録、再生、及びＦＭｔＨ９を行なった後
ディエンファシスを行なうと、第８図に示す如き波形と
なり、前記エンファシス回路に供給される第９図に示す
如き記録を行なう前の元の輝度信号の波形とは異なって
しまい、輝度信号の再現性が悪くなってしまうという欠
点があった。

上記欠点を解決する方法として、従来よりディエンファ
シス回路の時定数をエンファシス回路の時定数とは異な
る値とする方法が知られている。

しかし、この方法では前記クリップレベル範囲を超える
輝度信号（すなわら、クリップ回路にてクリップされた
輝度信号）の再現性は若干良くすることができるが、ク
リップレベル範囲を超えない輝度信号（すなわち、クリ
ップ回路にてクリップされなかった輝度信号）の再現性
は逆に悪くなり、Ｓ／Ｎの改善度も低下していた。

ところで、このクリップによる輝度信号の再現性の悪化
は、クリップ量に応じてエンファシスの時定数を変化さ
せると、第１０図に波線で示す如き波形から実線で示す
如き波形に変化させることができ、これにより、上記再
現性の悪化を防止できることが知られている。そこで、
従来より第１１図に示す如きクリップ補正回路が知られ
ている。このクリップ補正回路は、松下電子工業株式会
社製作の形式ＡＮ６３０６になるＩＣ回路であって、ク
ランプ回路１．トランジスタＴ１〜Ｔ４等よりなる差動
増幅器２．ディエンファシス回路３及びトランジスタＴ
ｓ、Ｔｓ等よりなるホワイト・ダーク・クリップ回路４
等より構成されている。上記ディエンファシス回路３及
びホワイト・ダーク・クリップ回路４は差動増幅器２の
フィードバック・ループに接続されており、これにより
ホワイト・ダーク・クリップ回路４が動作したときに、
等価的にエンファシスの時定数が変化する。

ここで、入力端子５に入来するｉ度信号■１はクランプ
回路１を介して差動増幅器２の非反転入力端子に供給さ
れる。この結果、出力端子６にはプリエンファシスされ
た輝度信号Ｖｉが出力される。この場合、クリップ回路
４が動作すると、そのクリップされる期間分エンファシ
スの時定数が増大して、この結果、より深くプリエンフ
ァシスをかりられた輝度信号が差動増幅器２より出力端
子６へ出力される。このようにして、輝度信号を前記第
１０図に破線で示す如き波形から実線で示す如き波形に
変化させることができ、よって輝度信号の波形の再現性
が改善される。

発明が解決しようとする問題点 しかるに上記従来のクリップ補正回路では回路素子のバ
ラツキ及び周囲温度の変化等により、エンファシスの時
定数が安定せず、輝度信号の波形の再現性が最良となる
エンファシスの時定数を得ることは非常に困難であると
いう問題点があった。

そこで、本発明は、アナログ−ディジタル変換及びプリ
エンファシスされたディジタルビデオ信号のアナログ換
算レベルに応じてエンファシスの時定数を変化させて、
クリップすることにより、上記問題点を解決したディジ
タルクリップ補正回路を提供することを目的とする。

問題点を解決するための手段 本発明になるディジタルクリップ補正回路は、アナログ
−ディジタル変換されたディジタルビデオ信号に所定の
プリエンファシス特性を付与する第１のディジタルエン
ファシス回路と、ディジタルビデオ信号に所定のプリエ
ンファシス特性より大なるプリエンファシス特性を付与
する第２のディジタルエンファシス回路と、第１及び第
２のディジタルエンファシス回路より夫々第１及び第２
のディジタルビデオ信号が供給され、第１のディジタル
ビデオ信号のアナログ換算レベルが予め設定されたホワ
イト・クリップレベル及びホワイト・クリップレベルよ
りも小なるダーク・クリップレベルの範囲内にあるとき
、第１のディジタルビデオ信号を選択出力し、第１のデ
ィジタルビデオ信号のアナログ換算レベルが上記ホワイ
ト・クリップレベル及びダーク・クリップレベルの範囲
外にあるとき、第２のディジタルビデオ信号を選択出力
する第１の選択出力手段と、第１の選択出力手段より第
１のディジタルビデオ信号が供給される期間は、第１の
ディジタルビデオ信号をそのまま出力し、第１の選択出
力手段より第２のディジタルビデオ信号が供給され、か
つ、第２のディジタルビデオ信号のアナログ換算レベル
がホワイト・クリップレベルを超える期間は、ホワイト
・クリップレベルの信号を発生出力し、第１の選択出力
手段より第２のディジタルビデオ信号が供給され、かつ
、第２のディジタルビデオ信号のアナログ換算レベルが
ダーク・クリップレベルを超える期間は、ダーク・クリ
ップレベルの信号を発生出力する第２の選択出力手段と
より構成される。

作用 上記第１のディジタルエンファシス回路より出力される
第１のディジタルビデオ信号のアナログ換算レベルが上
記ホワイト・クリップレベル及びダーク・クリップレベ
ルの範囲内にある第１の期間は、上記第１及び第２の選
択出力手段を介して上記第１のディジタルビデオ信号が
選択出力される。一方、第１のディジタルビデオ信号の
アナログ換算レベルがホワイト・クリップレベル及びダ
ーク・クリップレベルの範囲外にある第２の期間におい
て、上記第２のディジタルエンファシス回路より出力さ
れる第２のディジタルビデオ信号がホワイト・クリップ
レベルを超えるときは、第２の選択出力手段よりホワイ
ト・クリップレベルの信号が発生出力され、第２のディ
ジタルビデオ信号のアナログ換ｔルベルがダーク・クリ
ップレベルを越えるときは、第２の選択出力手段よりダ
−り・クリップレベルの信号が発生出力される。

実施例 第１図は本発明になるディジタルクリップ補正回路の第
１実施例のブロック系統図を示す。同図中、入力端子７
に入来するアナログ−ディジタル変換されたディジタル
輝度信号はディジタルエンファシス回路８及び９に夫々
供給される。ディジタルエンファシス回路８は第２図に
示す如き従来と同じプリエンファシス特性■を有してお
り、一方、ディジタルエンファシス回路９はプリエンフ
ァシス特性■よりも大なる任意のプリエンファシス特性
■を右している。上記ディジタルエンファシス回路８及
び９により夫々異なるプリエンファシス特性工及び■を
付与されたディジタル輝度信号（以下、夫々を第１及び
第２の輝度信号というものとする）は、スイッチ回路１
０の端子１０ａ及び１０ｂに夫々供給される。

スイッチ回路１０は第１の１１ｑ信号のアナログ換算レ
ベルがクリップレベル範囲内にある通常の状態では、後
述する如く、端子１０ａ側に接続ざれており、これによ
り、第１の輝度信号がスイッチ回路１０を介してホワイ
ト・クリップ回路１１゜ダーク・クリップ回路１２及び
スイッチ回路１３の端子１３ａに夫々供給される。

ホワイ１〜・クリップ回路１１は、入来する第１の輝度
信号のアナログ換算レベルが所定のホワイト・クリップ
レベル（前記クリップレベル範囲の上限値）を越えない
ときはそのまま、また越えるときはクリップしてスイッ
チ回路１３の端子１３ｂに供給すると共に、第１の輝度
信号のアナログ換算レベルがホワイト・クリップレベル
以下のときはローレベルとなり、−Ｆ記アナログ換算レ
ベルがホワイト・クリップレベルを超えると、ハイレベ
ルとなるｉ８１の制御信号を発生して、スイッチ回路１
３及びＯＲ回路１４の一方の入力端に夫々供給する。

一方、ダーク・クリップ回路１２は入来する第１の輝度
信号のアナログ換算レベルが所定のダーク・クリップレ
ベル（前記クリップレベル範囲の下限値）を越えるとき
のみクリップしてスイッチ回路１３の端子１３Ｃに供給
すると共に、第１の輝度信号のアナログ換算レベルがダ
ーク・クリップレベル以上の大レベルのときはローレベ
ルとなり、上記アナログ換算レベルがダーク・クリップ
レベルを超えるような小レベルになると、ハイレベルと
なる第２の制御信号を発生して、スイッチ回路１３及び
ＯＲ回路１４の他方の入力端に夫々供給する。

ここで、上記第１及び第２の輝度信号を夫々ａ及びｂと
表わし、かつ、ＯＲ回路１４よりスイッチ回路１０に供
給される信号をＣと表わすと、スイッチ回路１０のスイ
ッチ切換動作は表１に示す如くになる。

表　　　１ ここで、前記第１及び第２の制御信号がいずれもローレ
ベルで、信＠Ｃがローレベル（シ）のとき、すな゛わち
、第１の輝度信号ａのアナログ換算レベルが前記クリッ
プレベル範囲内にあるとき、スイッチ回路１０は前記の
如く端子１０ａ側に接続され、これにより、第１の輝度
信号ａがスイッチ回路１０より出力される。

一方、前記第１及び第２の制御信号のうち少なくともい
ずれか一方がハイレベルで、信号Ｃがハイレベル（Ｈ）
のとぎ、すなわち、第１の輝度信号ａのアナログ換算レ
ベルが前記クリップレベルの範囲を超えるとき、スイッ
チ回路１０は端子１０ｂ側に接続され、これにより第２
の輝度信号すがスイッチ回路１０より出力される。

次に、スイッチ回路１３の動作を説明するに、ここで、
前記第１及び第２の制御信号を夫々ｄ及びｅと表わし、
かつ、ホワイト・クリップ回路１１、ダーク・クリップ
回路１２及びスイッチ回路１０より夫々出力される信号
をｆ、（７及びｈと表わすと、スイッチ回路１３のスイ
ッチ切換動作は表２に示す如くになる。

表　　　２ ここで、前記の如く、第１及び第２の制御信号ｄ、ｅが
共にローレベル（シ）のときは、スイッチ回路１３は端
子１３ａ側に接続され、これにより前記第１の輝度信号
（信号ｈ）がスイッチ回路１０及び１３を介してクリッ
プされることなくプリエンファシス特性■を付与されて
出力端子１５へ出力される。

一方、第１の制御信号ｄがハイレベル（Ｈ）で、かつ、
第２の制御信号ｅがローレベル（Ｌ）のとき、すなわち
、第２の輝度信号のアナログ換算レベル（この場合、ス
イッチ回路１０は端子１０ｂ側に接続されているため、
第２の輝度信号がホワイト・クリップ回路１１、ダーク
・クリップ回路１２及びスイッチ回路１３の端子１３ａ
に夫々供給されている）が前記ホワイト・クリップレベ
ルを超えるときは、スイッチ回路１３は端子１３ｂ側に
接続されて、これによりホワイト・クリップ回路１１の
ホワイト・クリップレベルで、プリエンファシス特性■
を付された出力信号ｆがスイッチ回路１３を介して出力
端子１５へ出力される。

他方、第１の制御信号ｄがローレベル（Ｌ）で、かつ、
第２の制御信号ｅがハイレベル（Ｈ）のとき、すなわち
、第２の輝度信号のアナログ換算レベルが前記ダーク・
クリップレベルを超えるときは、スイッチ回路１３は端
子１３ｃ側に接続されて、これにより、ダーク・クリッ
プ回路１２のダーク・クリップレベルで、プリエンファ
シス特性■を付与された出力信号Ｑがスイッチ回路１３
を介して出力端子１５へ出力される。

ところで、プリエンファシスされた輝度信号のアナログ
換算レベルがある時刻において、ホワイト・クリップレ
ベルを超え、かつ、ダーク・クリップレベルも超えるこ
と、すなわち、第１及び第２のＩＩＪ御信号ｄ及びｅが
共にハイレベル（Ｈ）となることは実際には起こりえな
いが、ディジタルエンファシス回路８，９等の時間遅れ
及びホワイト・クリップ回路１１及びダーク・クリップ
回路１２等の誤動作を考慮すると、スイッチ回路１３に
共にハイレベルの第１及び第２の制御信号が供給される
可能性もあるため、この場合において、スイッチ回路１
３は例えば、端子１３ａ側に接続されるよう構成されて
いる。これにより、第１及び第２の制御信号ｄ及びｅが
共にハイレベルのときは、前記第２の輝度信号がスイッ
チ回路１０及び１３を介して出力端子１５へ出力される
。

このようにして、ホワイト・クリップ回路１１又はダー
ク・クリップ回路１２が動作したときは、スイッチ回路
１０の出力は前記第１の輝度信号から第２の輝度信号に
切換えられるため、この結果、出力端子１５へ出力され
るディジタル輝度信号のアナログ換算波形は第３図に破
線で示す如き通常のプリエンファシス及びクリップによ
る波形から実線で示す如き波形に変換される。従って、
クリップ期間が通常のものより延長され、この第３図に
実線で示す波形を有する輝度信号をディエンファシスす
ると、第４図に示す如き波形となり、この結果前記第８
図に示す波形に比べて輝度信号の波形の再現性が改善さ
れる。

次に本発明になるディジタルクリップ補正回路の第２実
施例について第５図に示すブロック系統図と共に説明す
る。同図中、第１図と同一構成部分には同一の符号を付
し、その説明を省略する。

この第２実施例は前記ホワイト・クリップ回路１１及び
ダーク・クリップ回路１２の代わりに比較器１６及び１
７を夫々設けた点に特徴を有する。

上記比較器１６は端子１８より供給されるホワイト・ク
リップレベルの信号Ｗとスイッチ回路１０のディジタル
出力信号Ｓ（前記第１又は第２の輝度信号）のアナログ
換算レベルとを比較して、その結果に応じて表３に示す
如き第３の制御信号を発生して、スイッチ回路１３及び
ＯＲ回路１９の一方の入力端に夫々供給する。

表　　　３ すなわち、第３の制御信号はスイッチ回路１０のディジ
タル出力信号Ｓのアナログ換算レベルがホワイト・クリ
ップレベルより小なるときローレベル（Ｌ）となり、一
方、上記アナログ換算レベルがホワイト・クリップレベ
ルを超えるときハイレベル（Ｈ）となる。また上記、信
号Ｓのアナログ換算レベルとホワイト・クリップレベル
とが等しいとき、第３の制御信号はハイレベル（ヌは「
１−レベルでもよい）となる。

一方、比較器１７は端子２０より供給されるダ−り・ク
リップレベルの信号りと上記スイッチ回路１０のディジ
タル出力信号Ｓのアナログ換算レベルとを比較して、そ
の結果に応じて表４に示す如き第４の制御信号を発生し
て、スイッチ回路１３及びＯＲ回路１９の他方の入力端
に夫々供給する。

表　　　４ 寸なわち、第４の制御信号は、スイッチ回路１０のディ
ジタル出力信号Ｓのアナログ換算レベルがダーク・クリ
ップレベルＤを越えないような小レベルのときローレベ
ル（Ｌ）となり、一方、上記アナログ換算レベルがダー
ク・クリップレベルを越えるような大レベルとなると、
ハイレベル（Ｈ）となる。また、上記信号Ｓのアナログ
換算レベルとダーク・クリップレベルとが等しいとき、
第４の制御信号はハイレベル（又はローレベルでもよい
）となる。

一方、スイッチ回路１０は上記第３及び第４の制御信号
に基づく前記ＯＲ回路１９の出力信号により制御され、
前記と同様に第１の輝度信号のアナログ換算レベルがク
リップレベルの範囲内にあるときは、第１の輝度信号が
スイッチ回路１０より出力され、一方、第１の輝度信号
のアナログ換算レベルがクリップレベルの範囲を超える
ときは第２の輝度信号がスイッチ回路１０より出力され
る。

他方、スイッチ回路１３の端子１３ａにはスイッチ回路
１０のディジタル出力信号が供給され、また端子１３ｂ
には端子１８より前記ホワイト・クリップレベルの信号
が供給され、さらに端子１３ｃには端子２０より前記ダ
ーク・クリップレベルの信号が供給されている。ここで
、前記第１の輝度信号のアナログ換算レベルが前記クリ
ップレベル範囲内にあるとき（すなわち、第３及び第４
の制御信号が共にローレベルのとき）、スイッチ回路１
３は端子１３ａ側に接続されて、第１の輝度信号がスイ
ッチ回路１０及び１３を介して出力端子２１へ出力され
る。

一方、第２の輝度信号のアナログ換算レベルが前記ホワ
イト・クリップレベルを超えるとき（すなわち、第３の
制御信号がハイレベルで、かつ、第４の制御信号がロー
レベルのとき）、スイッチ回路１３は端子１３ｂ側に接
続されて、これにより、前記端子１８よりのホワイト・
クリップレベルの信号がスイッチ回路１３を介して出力
端子２１へ出力される。

他方、第２の輝度信号のアナログ換算レベルが前記ダー
ク・クリップレベルを超える大振幅のとき（すなわち、
第３の１制制御筒がローレベルで、かつ、第４の制御信
号がハイレベルのとき）、スイッチ回路１３は端子１３
Ｃ側に接続されて、これにより、前記端子２０よりのダ
ーク・クリップレベルの信号がスイッチ回路１３を介し
て出力端子２１へ出力される。

また、前記と同様に、第３及び第４の制御信号が共にハ
イレベルになると、スイッチ回路１３は端子１３ａ側に
接続される。

発明の効果 上述の如く、本発明によれば、アナログ−ディジタル変
換及びプリエンファシスさ札たｆイジタルビデオ信号の
アナログ換算レベルに応じてエンファシスの時定数を変
化させるよう構成したので、次のような数々の特長を有
する。

■　ディジタル処理なので回路素子のバラツキ、温度変
化にＪ、る特性の変化といった不具合をなくすことがで
き、よって良好な波形の再現性を得られる。

■　従来の回路では輝度信号のレベルが所定のクリップ
レベル範囲内にある通常の動作領域においても出力輝度
信号波形は少なからずクリップ回路の影響を受けるが、
本発明回路によりクリップ回路が動作しない領域でも精
度良く所定のエンファシスカーブを実現できる。

■　本発°明回路は、アナログ回路を含んでいないので
容易にＩＣ（集積回路）化でき、また輝度信号をディジ
タル信号として出力しているので、他のディジタル処理
技術（例えば、ディジタルＦＭモジュレータ等）との整
合性が良く、高度な信号処理を期待できる。

■　以上により、輝度信号の波形再現性の良好なディジ
タルクリップ補正回路を実現できる。

【図面の簡単な説明】

Ｍ１図及び第５図は夫々本発明になるディジタルクリッ
プ補正回路の第１及び第２実施例を示すブロック系統図
、第２図は第１図及び第５図図示ブロック系統中、ディ
ジタルエンファシス回路の周波数スペクトラム図、第３
図及び第４図は夫々第１図及び第５図図示ブロック系統
の動作説明用輝度信号波形図、第６図〜第１０図は夫々
従来のクリップ補正回路の動作説明用輝度信号波形図。 第１１図は従来のクリップ補正回路の一例を示す回路系
統図である。 ７・・・ディジタル輝度信号入力端子、８，９・・・デ
ィジタルエンファシス回路、１０．１３・・・スイッチ
回路、１１・・・ホワイ１−・クリップ回路、１２・・
・ダーク・クリップ回路、１４．１９・・・ＯＲ回路、
１５．２１・・・ディジタル輝度信号出力端子、１６゜
１７・・・比較器、１８・・・ホワイト・クリップレベ
ル信号入力端子、２０・・・ダーク・クリップレベル信
号入力端子。 特許出願人　日本ビクター株式会社 第１１１！１ 一問べ収（ＭＨｚ） 第３図 第９図 手続補正口 特許庁長官　宇　賀　道　部　　殿 １、事件の表示 昭和６０年　特許願　第２５０１６０号２、発明の名称 ディジタルクリップ補正回路 ３、補正をする者 事件との関係　　　特許出願人 代表者　取締役社長　宍　道　−部　’　　６１．１．
２７　　＋自発補正 ６、補正の対象 明細書の発明の詳細な説明の欄。 ７、補正の内容 （１）明ＩＩ書中、第５頁１９行記載の「形式」を「型
式」と補正する。 ■　同、第１９頁１７行（下から２行目）記載の「小レ
ベル」を「大レベル」と補正する。 ■　同、第２０頁１行記載のＬ大レベル」を「小レベル
」と補正する。

Claims (1)

【特許請求の範囲】
1. アナログ−ディジタル変換されたディジタルビデオ信号
   に所定のプリエンファシス特性を付与する第１のディジ
   タルエンファシス回路と、該ディジタルビデオ信号に該
   所定のプリエンファシス特性より大なるプリエンファシ
   ス特性を付与する第２のディジタルエンファシス回路と
   、該第１及び第２のディジタルエンファシス回路より夫
   々第１及び第２のディジタルビデオ信号が供給され、該
   第１のディジタルビデオ信号のアナログ換算レベルが予
   め設定されたホワイト・クリップレベル及び該ホワイト
   ・クリップレベルよりも小なるダーク・クリップレベル
   の範囲内にあるとき、該第１のディジタルビデオ信号を
   選択出力し、該第１のディジタルビデオ信号のアナログ
   換算レベルが上記ホワイト・クリップレベル及びダーク
   ・クリップレベルの範囲外にあるとき、該第２のディジ
   タルビデオ信号を選択出力する第１の選択出力手段と、
   該第１の選択出力手段より該第１のディジタルビデオ信
   号が供給される期間は、該第１のディジタルビデオ信号
   をそのまま出力し、該第１の選択出力手段より該第２の
   ディジタルビデオ信号が供給され、かつ、該第２のディ
   ジタルビデオ信号のアナログ換算レベルが該ホワイト・
   クリップレベルを超える期間は、該ホワイト・クリップ
   レベルの信号を発生出力し、該第１の選択出力手段より
   該第２のディジタルビデオ信号が供給され、かつ、該第
   ２のディジタルビデオ信号のアナログ換算レベルが該ダ
   ーク・クリップレベルを超える期間は、該ダーク・クリ
   ップレベルの信号を発生出力する第２の選択出力手段と
   より構成したことを特徴とするディジタルクリップ補正
   回路。