JPS62111445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62111445A JPS62111445A JP60251465A JP25146585A JPS62111445A JP S62111445 A JPS62111445 A JP S62111445A JP 60251465 A JP60251465 A JP 60251465A JP 25146585 A JP25146585 A JP 25146585A JP S62111445 A JPS62111445 A JP S62111445A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- blocking films
- ion implantation
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置特に５ｉｌｉｃｏｎ ｏｎ Ｉｎ
５ｕｌａｔｏｒ（以下、ＳＯＩと呼ぶ）の製造方法に関
するものである。
５ｕｌａｔｏｒ（以下、ＳＯＩと呼ぶ）の製造方法に関
するものである。
従来の技術
従来、この種のＳＯＩの製造方法は、第３図に示す流れ
図の様であった。第３図に従って製造方法を簡単に述べ
る。ンリコン基叛３１の主表面に、酸素原子５を１０１
８ｉ２程度、表面よりやや深い位置にイオン注入する（
第３図（ａ））。次に、適当な熱処理を施こすと第３図
（ｂ）に示すように、表面よりやや深い所にシリコン酸
化膜２２が形成され、表面は、シリコン層３３が、わず
かに保存される。
図の様であった。第３図に従って製造方法を簡単に述べ
る。ンリコン基叛３１の主表面に、酸素原子５を１０１
８ｉ２程度、表面よりやや深い位置にイオン注入する（
第３図（ａ））。次に、適当な熱処理を施こすと第３図
（ｂ）に示すように、表面よりやや深い所にシリコン酸
化膜２２が形成され、表面は、シリコン層３３が、わず
かに保存される。
そして、前記表面シリコン層３３を種にして、エピタキ
シャル層３４を成長させる（第３図（Ｃ））。
シャル層３４を成長させる（第３図（Ｃ））。
次に、活性領域を分離するために第３図（ｄ）に示すよ
うに、シリコン層３３．３４をシリコン酸化膜３２に達
するまでエツチングするというものであった。
うに、シリコン層３３．３４をシリコン酸化膜３２に達
するまでエツチングするというものであった。
発明が解決しようとする問題点
このような従来の構成では、微細な素子分離を行なうに
は、基板エツチングに異方性エツチングが必要となる。
は、基板エツチングに異方性エツチングが必要となる。
そして、一般的には、リアクティブ・イオンエツチング
などのドライエツチングが用いられるが、これは、基板
にダメージを与えたり、コスト高になるという問題点が
あった。
などのドライエツチングが用いられるが、これは、基板
にダメージを与えたり、コスト高になるという問題点が
あった。
本発明はこのような問題点を解決するもので、微細な素
子分離を簡略に形成すること全目的とするものである。
子分離を簡略に形成すること全目的とするものである。
問題点を解決するだめの手段
この問題点を解決するために本発明の半導体装置の製造
方法は、シリコン基板の主表面にイオン注入阻止膜を選
択的に形成し、酸素原子をイオン注入阻止膜を十分貫通
するエネルギーでイオン注入し、熱処理を行なった後、
エピタキシャル成長を行なうものである。
方法は、シリコン基板の主表面にイオン注入阻止膜を選
択的に形成し、酸素原子をイオン注入阻止膜を十分貫通
するエネルギーでイオン注入し、熱処理を行なった後、
エピタキシャル成長を行なうものである。
作 用
この構成により、注入した酸素原子のうち、イオン注入
阻止膜を貫通したものはシリコン基板の表面に分布し一
方、イオン注入阻止膜のない基板に直接注入されたもの
は、シリコン基板の表面からかなり深い位置に分布する
ため、表面シリコン層は、酸素原子注入に続く熱処理に
よって形成される阻止膜の形成されていた領域のシリコ
ン酸化膜によって完全に分離される。そして、エピタキ
シャル成長を行なうと、完全分離されたシリコン領域上
にのみエピタキシャル層は形成される。
阻止膜を貫通したものはシリコン基板の表面に分布し一
方、イオン注入阻止膜のない基板に直接注入されたもの
は、シリコン基板の表面からかなり深い位置に分布する
ため、表面シリコン層は、酸素原子注入に続く熱処理に
よって形成される阻止膜の形成されていた領域のシリコ
ン酸化膜によって完全に分離される。そして、エピタキ
シャル成長を行なうと、完全分離されたシリコン領域上
にのみエピタキシャル層は形成される。
実施例
第１図は本発明の一実施例によるＳＯＩの断面模式図で
あり、第１図において、１はシリコン基板、２はシリコ
ン酸化膜、３は表面シリコン層、４はエピタキシャル層
である。以下に、第２図を用いて、第１図の製造方法を
簡単に述べる。
あり、第１図において、１はシリコン基板、２はシリコ
ン酸化膜、３は表面シリコン層、４はエピタキシャル層
である。以下に、第２図を用いて、第１図の製造方法を
簡単に述べる。
まず、シリコン基板２１の表面に、フォトリングラフィ
を用いてレジストでイオン注入阻止膜ｅを選択的に形成
する。次に、イオン注入阻止膜ｅを貫通しかつ注入され
た酸素原子の分布が、シリコン基板２１とイオン注入阻
止膜６の界面をまたぐようなエネルギーで酸素原子を１
０１８ｃｒｎ”’ ２程度注入する。その結果、第２図
（、）に示すように、イオン注入阻止膜θ下では、酸素
原子が、シリコン基板２１の表面にまで分布し、イオン
注入阻止膜６のない領域では、基板表面より深い位置に
分布する。次に、前記、イオン注入阻止膜６を除去した
後、適当な熱処理を施こすと、第２図（ｂ）に示すよう
に、シリコン酸化膜２２が形成され、イオン注入阻止膜
６が存在していた領域では、シリコン基板２１表面まで
シリコン酸化膜２２が形成され、表面シリコン層２３は
完全に分離される。
を用いてレジストでイオン注入阻止膜ｅを選択的に形成
する。次に、イオン注入阻止膜ｅを貫通しかつ注入され
た酸素原子の分布が、シリコン基板２１とイオン注入阻
止膜６の界面をまたぐようなエネルギーで酸素原子を１
０１８ｃｒｎ”’ ２程度注入する。その結果、第２図
（、）に示すように、イオン注入阻止膜θ下では、酸素
原子が、シリコン基板２１の表面にまで分布し、イオン
注入阻止膜６のない領域では、基板表面より深い位置に
分布する。次に、前記、イオン注入阻止膜６を除去した
後、適当な熱処理を施こすと、第２図（ｂ）に示すよう
に、シリコン酸化膜２２が形成され、イオン注入阻止膜
６が存在していた領域では、シリコン基板２１表面まで
シリコン酸化膜２２が形成され、表面シリコン層２３は
完全に分離される。
そして、エピタキシャル成長を行なうと、基板表面にシ
リコン酸化膜が露出している領域には、エピタキシャル
層は成長せず、第２図（Ｃ）のように、表面シリコン層
２３上にのみエピタキシャル層２４が形成される。つま
り、活性領域としてのエピタキシャル層２４は、埋め込
みシリコン酸化膜２２と自己整合で分離される。しかも
、分離側壁は、通常、シリコンをエンチングして形成す
るものに比べて、エツチングダメージがないため、清浄
であり、このためリーク電流を低く押えることができる
。
リコン酸化膜が露出している領域には、エピタキシャル
層は成長せず、第２図（Ｃ）のように、表面シリコン層
２３上にのみエピタキシャル層２４が形成される。つま
り、活性領域としてのエピタキシャル層２４は、埋め込
みシリコン酸化膜２２と自己整合で分離される。しかも
、分離側壁は、通常、シリコンをエンチングして形成す
るものに比べて、エツチングダメージがないため、清浄
であり、このためリーク電流を低く押えることができる
。
なお、本実施例では、注入イオンは酸素としたが、窒素
でもよく、その場合、絶縁膜はシリコンブイドライドと
なり同様な効果が得られることは言うまでもない。
でもよく、その場合、絶縁膜はシリコンブイドライドと
なり同様な効果が得られることは言うまでもない。
発明の効果
以上のように本発明は、イオン注入阻止膜を選択的に形
成した半導体基板表面から半導体基板主構成原子と絶縁
膜を形成する物質をイオン注入し、これにひき続き熱処
理することにより埋め込み酸化膜を形成し、その後エピ
タキシャル成長を行なうと選択的に活性領域が形成され
、自己整合で分離が行なわれ、その実用的効果は大なる
ものがある。
成した半導体基板表面から半導体基板主構成原子と絶縁
膜を形成する物質をイオン注入し、これにひき続き熱処
理することにより埋め込み酸化膜を形成し、その後エピ
タキシャル成長を行なうと選択的に活性領域が形成され
、自己整合で分離が行なわれ、その実用的効果は大なる
ものがある。
第１図は本発明の一実施例におけるＳＯＩの断面模式図
、第２図は本発明の一実施例におけるＳＯＩ製造の流れ
を示す断面図、第３図は従来のＳＯＩ製造の流れを示す
断面図である。 １．２１，３１．・・・・・・シリコン基板、２． ２
２゜３２・・・・・・シリコン酸化膜、３． ２３．
３３・・・・・・表面シリコン層、４，２４．３４・・
・・・・エピタキシャル層、５，３６・・・・・・酸素
原子、６・・・・・・イオン注入阻止膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名男１
図 イーーーシリコン組 ？−−− ・Ｉ ｔＪす化１髪 ３−−−東面シリコンｊ
、第２図は本発明の一実施例におけるＳＯＩ製造の流れ
を示す断面図、第３図は従来のＳＯＩ製造の流れを示す
断面図である。 １．２１，３１．・・・・・・シリコン基板、２． ２
２゜３２・・・・・・シリコン酸化膜、３． ２３．
３３・・・・・・表面シリコン層、４，２４．３４・・
・・・・エピタキシャル層、５，３６・・・・・・酸素
原子、６・・・・・・イオン注入阻止膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名男１
図 イーーーシリコン組 ？−−− ・Ｉ ｔＪす化１髪 ３−−−東面シリコンｊ
Claims (1)
- 半導体基板の主表面にイオン注入阻止膜を選択的に形成
する工程と、前記半導体基板の主たる構成原子と容易に
絶縁体を形成する物質を、前記イオン注入阻止膜を十分
に貫通するエネルギーでイオン注入する工程と、前記半
導体基板の主たる構成原子と前記イオン注入物質を結合
させる熱処理工程と、エピタキシャル成長工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251465A JPS62111445A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251465A JPS62111445A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62111445A true JPS62111445A (ja) | 1987-05-22 |
Family
ID=17223221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251465A Pending JPS62111445A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291973A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724548A (en) * | 1980-07-22 | 1982-02-09 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
| JPS60170975A (ja) * | 1984-02-16 | 1985-09-04 | Nec Corp | 縦型ｍｏｓｆｅｔの製造方法 |
-
1985
- 1985-11-08 JP JP60251465A patent/JPS62111445A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724548A (en) * | 1980-07-22 | 1982-02-09 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
| JPS60170975A (ja) * | 1984-02-16 | 1985-09-04 | Nec Corp | 縦型ｍｏｓｆｅｔの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291973A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697678B2 (ja) | 半導体装置の製造方法 | |
| JPS6175540A (ja) | 集積回路の製法 | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JPS59119848A (ja) | 半導体装置の製造方法 | |
| JPH0338857A (ja) | 半導体装置および半導体分離構造を製造する方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62298130A (ja) | 素子分離方法 | |
| JPH01199447A (ja) | 感光性記録材料の処理方法 | |
| JPS58134443A (ja) | 半導体装置の製造方法 | |
| JPH04279045A (ja) | フィールド酸化膜形成方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JP2808701B2 (ja) | 半導体装置の製造方法 | |
| JPS60137037A (ja) | 半導体装置の製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| KR960026595A (ko) | 반도체 장치의 소자 분리방법 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| JPS61269330A (ja) | 半導体装置の製造方法 | |
| JPH03185749A (ja) | 半導体装置の製造方法 | |
| JPS6242556A (ja) | 半導体装置の製造方法 | |
| JPS6245065A (ja) | 半導体装置の製造方法 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPS63110746A (ja) | 素子分離領域の形成方法 | |
| JPS63124571A (ja) | 半導体装置の製造方法 |