JPS62113253A - 多重系バス同期システムの出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野） 本発明は多重系バス同期システムの出力回路の改良に関
する。

〈従来の技術） 例えば、近年の鉄道信号保安装置では、交通の高密度化
等に対処するためコンピュータを用いた制御システムを
大巾に導入している。従って、装置自体も複雑化してき
たため、保守・保全の問題がより重要視されるようにな
ってきており、従来の安全性に加えて高度の信頬性が要
求されている。

このようなコンピュータを用いた制御システムの信頼性
を高め、安全性を確保する技術として、複数のコンピュ
ータを用い１つのコンピュータが故障したときに他のコ
ンピュータで代用できるあるいは安全側出力を確保する
ようにした多重系システムがあり、その中の１つの方式
として多重系バス同期システムがある。

かかる多重系バス同期システムの一例を第２図に示す。

図において、これはＣＰＵを２つ用いた２重系のバス同
期システムを示し、１．２は同期して同一の処理を行う
第１及び第２のｃｐｕ、３は第１及び第２のＣＰＵＩ、
２の各データバスＡ、　Ｂ上の出力情報を照合して一致
・不一致を検査する照合回路、４．５は各出力情報をそ
れぞれランチする第１及び第２のランチ回路、６は第１
及び第２のラッチ回路４．５の出力情報に基づいて制御
対象としての例えばリレー７に制御出力を発する出力回
路である。

かかる２重系バス同期システムの動作は、同一人力情報
が第１及び第２のＣＰＵＩ、２にそれぞれ与えられると
、これに応じた同一の出力情報が第１と第２のＣＰＵＩ
、２からそれぞれのデータバスＡ、Ｂを介して照合回路
３に入力される。そして、両方の出力情報が一致してい
れば、正常でありその出力情報を有効と判定して第１と
第２のラッチ回路４．５を介して各出力情報を出力回路
６に入力し、出力回路６から各ＣＰＵＩ、２の出力情報
に基づいた制御出力が発生しリレー７を駆動制御する。

一方、照合回路３の照合結果が不一致のときには、故障
有りとし、その出力情報を無効として動作を停止する。

（発明が解決しようとする問題点〉 ところで、かかる２重系バス同期システムの）エールセ
ーフ性を確保するには、その出力回路６にもフェールセ
ーフ機能を持たせる必要がある。

このため、従来の出力回路６では、各ランチ回路４．５
の出力に基づいて交流発振させ、これをトランス及び整
流平滑回路を介してリレー７駆動用の直流出力を得るよ
うにしている。即ち、交流回路を使用していた。従って
、出力回路６の回路構成が複雑で部品点数が多く信頼性
が低下し、またコストも高いという問題を有している。

本発明は上記の実情に鑑みてなされたもので、回路構成
が簡単で部品数が少なく信頼性が極めて高く、かつ低コ
ストの多重系バス同期システムの出力回路を提供するこ
とを目的とする。

（問題点を解決するための手段〉 このため本発明は、多重系バス同期システムの出力回路
において、各ｃｐｕの有効な出力情報に応じて制御対象
に制御出力を発する制御出力発生回路と、該制御出力発
生回路の制御出力を照合回路にデータバスを介してフィ
ードバンクするフィードバンク回路とで構成した。

（作用〉 上記構成によれば、制御対象へ出力する出力回路の制御
出力を照合回路へフィードバックすることにより、出力
回路の異常を照合回路において検出できる。従って、フ
ヱールセーフ性を損なうことなく、出力回路の回路構成
を簡素化でき部品数の削減により信頼性を高めることが
できると共にコストも低減できるようになる。

〈実施例〉 以下、本発明の一実施例を第１図に基づいて説明する。

図において、１１．１２は第１及び第２のｃｐｕで、同
一の入力情報に対して同一の処理を同期して実行し各デ
ータバスＡ、Ｂを介して同一の出力情報を出力する。１
３は各基のデータバスＡ、Ｂ上の出力情報を照合してそ
の一致・不一致を判定する照合回路、１４．１５は照合
回路１３で一致と判定された有効な出力情報を、各ＣＰ
ＵＩＩ、１２からのライトパルスの入力により保持し、
出力する第１及び第２のラッチ回路で、例えばフリップ
フロップ回路で構成される。これら第１及び第２のＣＰ
　Ｕｌｌ。

１２、照合回路１３及び第１と第２のラッチ回路１４゜
１５は従来と同様の構成である。

２０は本発明の特徴である出力回路で、各ランチ回路１
４．１５からの有効な出力情報に応じ制御出力を発生す
る制御出力発生回路として例えばソリッドステートリレ
ー等を用いた第１及び第２のリレードライバ回路２１．
２２と、これら第１及び第２のリレードライバ回路２１
．２２の各制御出力をデータバスＡ、Ｂを介して照合回
路１３にフィードバックする第１及び第２のフィードバ
ンク回路２３．２４を備えている。前記各フィードバッ
ク回路２３．２４は、それぞれホトダイオードＤ　Ｉ、
　Ｄ　ｚとホトトランジスタＴ、、Ｔｔとからなるホト
カブラ２５．２６と、各ＣＰＵ１１．１２からのリード
パルスの人力に同期して制御出力データを照合回路１３
に出力する回路２７゜２８とを備えている。Ｒ，、Ｒ，
は抵抗、■、は信号用電源である。２９は制御対象とし
てのリレー、Ｒ３゜Ｒ４は電流制限用抵抗、Ｖ、はリレ
ー駆動用電源である。また、Ｄ３は図中破線矢印で示す
電流の逆流を防止するダイオードであるが、電流制限抵
抗Ｒ３，Ｒ，で電流をリレー２９が扛上しない程度に抑
えるので、必ずしも設ける必要はない。

次に動作を説明する。

入力情報に基づいて第１及び第２のＣＰ　Ｕｌｌ。

１２がそれぞれのデータバスＡ、Ｂに情報を出力すると
、照合回路１３において互いの出力情報が照合される。

ここで、出力情報が不一致であれば、異常があるとして
システムの動作を停止する。

一方、−敗していれば、第１及び第２のランチ回路１４
．１５を介して出力回路２０内の第１及び第２のリレー
ドライバ回路２１．２２に出力する。すると、各リレー
ドライバ回路２１．２２が駆動してリレー２９の動作を
制御する。

ここで、出力回路２０が正常である場合について説明す
る。

例えば、それぞれのＣＰＵＩＩ、１２からの出力情報が
“Ｈ”レベルのリレー扛上出力としたとき、各リレード
ライバ回路２１．２２内のスイッチ部が閉動作し、リレ
ー駆動用電源ＶＤから第１のリレードライバ回路２１．
逆流防止用ダイオードＤｓ、リレー２９．第２のリレー
ドライバ回路２２．アースという閉回路が構成され、図
中実線矢印のように電流が流れてリレー２９が励磁され
て扛上動作する。また、出力情報が“Ｌ”レベルのリレ
ー落下出力時は、各リレードライバ回路２１．２２内の
スイッチ部が閉動作し、リレー２９がリレー駆動用電源
Ｖ、と遮断されリレー２９が無励磁となり落下動作する
。

そして、リレー２９の扛上時には、第１及び第２のフィ
ードバック回路２３．２４における各ホトカプラ２５．
２６のホトダイオードＤ＋、Ｄｚにリレー駆動電源ＶＤ
からの電流が流れ、対応するホトトランジスタ’ｒｔ、
’ｒｔが導通状態となり各回路２７．２８の入力が“Ｌ
”レベルとなる。このため、各ＣＰＵ１１、１２からの
リードパルスの入力に同期して各回路２７．２８からデ
ータバスＡ、Ｂを介して“Ｈ”レベルの出力が照合回路
１３に入力される。また、リレー２９の落下時には、ホ
トトランジスタＴ、、Ｔ。

が非導通状態となり、各インバータ２７．２８の入力が
”Ｈ″レベルなり“Ｌ″レベル出力がそれぞれの系のデ
ータバスＡ、Ｂを介して照合回路１３に入力される。

このように、各第１及び第２のフィードバック回路２３
．２４からのフィードバック出力がＣＰ　Ｕｌｌ。

１２の出力情報と一致していることにより出力回路２０
が正常であることが判る。

次に、出力回路２０に故障がある場合について説明する
。

まず、各ＣＰＵＩＩ、１２の出力情報がリレー扛上出力
（“Ｈ”レベル）のとき、どちらかの系の構成素子が落
下側に故障しているときには、故障がある系のフィード
バック回路２３又は２４の出力が落下動作出力（“Ｌ”
レベル）となり、各ＣＰ　ｔＪｌｌ。

１２のそのリード動作の際に検出できる。

また、扛上側に故障している場合については、リレーが
落下動作をしない程度の極めて短い時間だけＣＰＵＩＩ
、１２から落下出力を発するようにすることによって検
出できる。卯ち、リレー２９は扛上及び落下動作する場
合、多少の遅れを持って動作することから、この遅れ時
間よりも短い時間落下出力を発生させる。すると、正常
な系の方はその落下出力に対応するフィードバンク出力
が発生するが、扛上側に故障している系の方はそのまま
扛上動作に対応するフィードバック出力のままとなるた
め異常が検出できる。尚、言うまでもないが、この際に
はリレー２９は落下動作を行わない。

一方、リレー落下出力（“Ｌルベル）のとき、どちらか
の系が扛上側に故障しているときには、故障側の系のフ
ィードバック出力が扛上動作出力（“Ｈ”レベル）とな
るので、そのリード動作の際に検出できる。

落下側に故障している場合は、前述と同様に一時的に扛
上出力を発することにより、正常側の系のフィードバッ
ク出力が“Ｈ”となり、故障側の系のフィードバック出
力は“Ｌ”のままとなるので、リレー２９を扛上させる
ことなく、故障を検出することができる。

更に、逆流防止用ダイオードＤ３を設けた場合、ショー
ト側に故障したときには、リレー落下出力（“し”レベ
ル）時にホトダイオードＤＩ、０２が通電されたままと
なり、フィードバック回路２３゜２４の出力が“Ｌ”レ
ベルとならず、そのリード動作時に検出できる。また、
オープン側に故障したときには、図示されていないリレ
ー動作状態の監視回路のフィードバック系で検出が可能
である。

尚、リレードライバ回路及びフィードバック回路ノ構成
は本実施例のものに限定するものではない。

〈発明の効果〉 以上述べたように本発明によれば、出力回路からの制御
出力を照合回路にフィードバックし、照合回路において
その異常検出を行う構成としたので、フェールセーフ機
能を必要とする出力回路を交流回路を設けず直流回路だ
け構成できる。従って、回路が簡単化でき部品数の削減
により故障率が低下し信顛性が向上できる。また、コス
トが安価でかつ小型化を図ることができる等多くの利点
を有する。

【図面の簡単な説明】 第１図は本発明の一実施例を示す回路構成図、第２図は
従来例の概略構成図を示す。 １１・・・第１のＣＰＵ　　　１２・・・第２のＣＰＵ
１３・・・照合回路　　２０・・・出力回路　　２１・
・・第１のリレードライバ回路　　２２・・・第２のリ
レードライバ回路　　２３・・・第１のフィードバック
回路　　２４・・・第２のフィードバック回路　　２９
・・・リレーＡ、Ｂ・・・データバス

Claims (1)

【特許請求の範囲】
1. 同一の入力情報に対して同一の処理を同期して行う複数
   のＣＰＵを有し、各ＣＰＵのデータバス上の出力情報を
   照合回路で照合して一致・不一致の判定を行い一致時に
   はその出力情報に基づいて制御対象を制御し、不一致時
   にはその出力情報を無効として動作を停止する多重系バ
   ス同期システムにおいて、各ＣＰＵの有効な出力情報に
   応じて前記制御対象に制御出力を発する制御出力発生回
   路と、該制御出力発生回路の制御出力を前記照合回路に
   データバスを介してフィードバックするフィードバック
   回路とで構成したことを特徴とする多重系バス同期シス
   テムの出力回路。