JPS62113260A - マルチｃｐｕシステムにおけるタイマ監視制御方式 - Google Patents
マルチｃｐｕシステムにおけるタイマ監視制御方式Info
- Publication number
- JPS62113260A JPS62113260A JP60253431A JP25343185A JPS62113260A JP S62113260 A JPS62113260 A JP S62113260A JP 60253431 A JP60253431 A JP 60253431A JP 25343185 A JP25343185 A JP 25343185A JP S62113260 A JPS62113260 A JP S62113260A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- timer
- interrupt
- request
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数のＣＰＵで並行して複数のタイマ監視を実施してい
る場合、監視時間を経過してもタイマ完了通知を行なえ
ないＣＰＵが生じる場合がある。
る場合、監視時間を経過してもタイマ完了通知を行なえ
ないＣＰＵが生じる場合がある。
この場合他のＣＰＵが先行するＣＰＵのタイマ監視を代
行し、完了通知処理の順序性を保証する。
行し、完了通知処理の順序性を保証する。
本発明は、複数のＣＰＵにより並行処理を行なうマルチ
ＣＰＵシステムにおけるタイマ監視制御方式に関する。
ＣＰＵシステムにおけるタイマ監視制御方式に関する。
複数のＣＰＵからなり、そのときどきで処理すべきジョ
ブを各ＣＰＵに割当て、あるいは空きのＣＰＵが個々に
獲得して並行処理を行なうマルチＣＰＵシステムにおい
て２時系列上に配置された一連の複数の時刻の到来を別
々のｃｐｕで監視し。
ブを各ＣＰＵに割当て、あるいは空きのＣＰＵが個々に
獲得して並行処理を行なうマルチＣＰＵシステムにおい
て２時系列上に配置された一連の複数の時刻の到来を別
々のｃｐｕで監視し。
それぞれの時刻に対応する処理を順序性を保って実行す
る場合がある。
る場合がある。
第３図にその１例を示す。図において、ｌないし４はそ
れぞれマルチＣＰＵを構成するＣＰＵ−１ないしＣＰＵ
−４である。また５ないし１０はそれぞれタイマ要求を
管理するタイマ要求制御テーブル（ＴＱＥ：タイマ・キ
ュー・エレメント）であり、ＴＱＥ−１ないしＴＱＥ−
６で表わされる。これらＴＱＥ−１ないしＴＱＥ−４の
それぞれは、タイマ割込み時刻と２割込み後に処理する
サービスの種類を管理するＯ８の制御テーブルである。
れぞれマルチＣＰＵを構成するＣＰＵ−１ないしＣＰＵ
−４である。また５ないし１０はそれぞれタイマ要求を
管理するタイマ要求制御テーブル（ＴＱＥ：タイマ・キ
ュー・エレメント）であり、ＴＱＥ−１ないしＴＱＥ−
６で表わされる。これらＴＱＥ−１ないしＴＱＥ−４の
それぞれは、タイマ割込み時刻と２割込み後に処理する
サービスの種類を管理するＯ８の制御テーブルである。
ここで、ＴＱＥ−１ないしＴＱＥ−４は、現時点でそれ
ぞれＣＰＵ−１ないしＣＰＵ−４に処理が割当てられて
おり、各ＣＰＵは、対応するＴＱＥを管理するＴＯＤ形
式の未来時刻を、自ＣＰＵのクロックコンパレータ（時
刻検出部）に設定し。
ぞれＣＰＵ−１ないしＣＰＵ−４に処理が割当てられて
おり、各ＣＰＵは、対応するＴＱＥを管理するＴＯＤ形
式の未来時刻を、自ＣＰＵのクロックコンパレータ（時
刻検出部）に設定し。
またＴＱＥのアドレスを自ＣＰＵのメモリに記憶する。
このように、各ＣＰＵへのＴＱＥの割当てが行なわれた
後は、各ＣＰＵは、対応するＴＱＥのタイマ割込みが発
生し、その受付は処理が完了するまで、ＴＱＥを解放す
ることはない。
後は、各ＣＰＵは、対応するＴＱＥのタイマ割込みが発
生し、その受付は処理が完了するまで、ＴＱＥを解放す
ることはない。
したがって、たとえばＣＰＵ−１がＴＱＥ−１の割込み
発生時刻からＴＱＥ−２の割込み発生時刻にまたがって
、タイマ割込みがサスペンド状態（割込み受付は待ち状
態）にあると、ＣＰＵ−２はＴＱＥ−１の解放を待たず
にＴＱＥ−２の割込み処理を実行することになる。割込
みのサスペンド状態は、システムＬＲＵ （バッファか
らの古いデータの追い出し処理）走行中や割込み禁止中
に生じる。
発生時刻からＴＱＥ−２の割込み発生時刻にまたがって
、タイマ割込みがサスペンド状態（割込み受付は待ち状
態）にあると、ＣＰＵ−２はＴＱＥ−１の解放を待たず
にＴＱＥ−２の割込み処理を実行することになる。割込
みのサスペンド状態は、システムＬＲＵ （バッファか
らの古いデータの追い出し処理）走行中や割込み禁止中
に生じる。
上述したように、従来のマルチＣＰＵシステムでは、連
係して一連の時刻の各々を監視する処理を行なう場合、
先行する時刻のタイマ割込みがそのＣＰＵにおいてサス
ペンド状態となった場合。
係して一連の時刻の各々を監視する処理を行なう場合、
先行する時刻のタイマ割込みがそのＣＰＵにおいてサス
ペンド状態となった場合。
その時間が長くなると１次のＣＰＵにおいて後続のタイ
マ割込みが行なわれ、その割込み処理が先に実行される
可能性がある。そのような場合１時刻監視の順序性が保
たれなくなるという不都合があった。
マ割込みが行なわれ、その割込み処理が先に実行される
可能性がある。そのような場合１時刻監視の順序性が保
たれなくなるという不都合があった。
本発明は、マルチＣＰＵシステムにおけるタイマ割込み
の順序性を保証するため、未来時刻の昇順につながれて
いるＴＱＥの順序で割込み処理を行なうものである。
の順序性を保証するため、未来時刻の昇順につながれて
いるＴＱＥの順序で割込み処理を行なうものである。
すなわち、タイマ割込みを受付けたＣＰＵは。
自ＣＰＵに割当てられたＴＱＥよりも先行する割込み待
ちのＴＱＥがあるとき、そのＴＱＥから割込み処理を始
めて自己のＴＱＥの割込み処理までを実行する。
ちのＴＱＥがあるとき、そのＴＱＥから割込み処理を始
めて自己のＴＱＥの割込み処理までを実行する。
しかしこの後、先行する割込み待ちのＴＱＥのＣＰｔＪ
が割込みを受付けた場合、二重処理となるので、そのＣ
ＰｔＪに割込み処理を実行させないように無処理（Ｎｏ
０ｐｅｒａｔｉｏｎ）とする。
が割込みを受付けた場合、二重処理となるので、そのＣ
ＰｔＪに割込み処理を実行させないように無処理（Ｎｏ
０ｐｅｒａｔｉｏｎ）とする。
第１図は２本発明によるタイマ制御方式の原理図である
。
。
図において、１１はＣＰＵ−１，１２はＣＰＵ−２，で
ある。また１３．１４はそれぞれＣＰＵ−１とＣＰＵ−
２に割当てられたタイマ要求制御テーブル、１５は未割
当てのタイマ要求制御テーブルである。これらのテーブ
ルは時刻順にキューにつながれている。１６．１７はそ
れぞれＣＰＵ−１とＣＰＵ−２に割当てられたタイマ要
求制御テーブルに基づく割込み処理が終了したか否かを
示すステータス表示である゛。
ある。また１３．１４はそれぞれＣＰＵ−１とＣＰＵ−
２に割当てられたタイマ要求制御テーブル、１５は未割
当てのタイマ要求制御テーブルである。これらのテーブ
ルは時刻順にキューにつながれている。１６．１７はそ
れぞれＣＰＵ−１とＣＰＵ−２に割当てられたタイマ要
求制御テーブルに基づく割込み処理が終了したか否かを
示すステータス表示である゛。
またＣＰＵ−Ｉ ＣＰＵ−２において、１１１゜１２
１はそれぞれ割当てられたタイマ要求制御テーブル１３
．１４により指定される時刻（未来時刻）の到来を監視
し、その時刻にタイマ割込み要求を発生する時刻検出部
であり、１１２．１２２はそれぞれ時刻検出部に生じた
タイマ割込み要求を受付は処理するタイマ割込みハンド
ラである。
１はそれぞれ割当てられたタイマ要求制御テーブル１３
．１４により指定される時刻（未来時刻）の到来を監視
し、その時刻にタイマ割込み要求を発生する時刻検出部
であり、１１２．１２２はそれぞれ時刻検出部に生じた
タイマ割込み要求を受付は処理するタイマ割込みハンド
ラである。
タイマ割込みハンドラ１１２．１２２は、それ・ ぞ
れ自ＣＰＵ内の時刻検出部に生じたタイマ割込み要求を
受付けたとき、まず自ＣＰＵに割当てられているタイマ
要求制御テーブルよりも時間的順序で先行するタイマ要
求制御テーブルがサスペンド状Ｂ（割込み要求保留状態
）で残っているかどうかを調べ、残っていればその割込
み処理を先に実行させ、その処理終了後に１本来その処
理を割当てられているＣＰＵのステータス表示を処理済
に設定する。このようにして先行する全てのタイマ要求
制御テーブルの処理が完了してから自ＣＰＵのタイマ割
込み要求を処理させる。またサスペンド状態を解除され
た後にタイマ割込み要求を受付けたタイマ割込みハンド
ラは、自ＣＰＵのステータス表示が未処理である場合に
のみ、その割込み処理を実行させる。
れ自ＣＰＵ内の時刻検出部に生じたタイマ割込み要求を
受付けたとき、まず自ＣＰＵに割当てられているタイマ
要求制御テーブルよりも時間的順序で先行するタイマ要
求制御テーブルがサスペンド状Ｂ（割込み要求保留状態
）で残っているかどうかを調べ、残っていればその割込
み処理を先に実行させ、その処理終了後に１本来その処
理を割当てられているＣＰＵのステータス表示を処理済
に設定する。このようにして先行する全てのタイマ要求
制御テーブルの処理が完了してから自ＣＰＵのタイマ割
込み要求を処理させる。またサスペンド状態を解除され
た後にタイマ割込み要求を受付けたタイマ割込みハンド
ラは、自ＣＰＵのステータス表示が未処理である場合に
のみ、その割込み処理を実行させる。
［作用〕
第１図を参照して９本発明力式の動作を説明する。図中
の■ないし■は、動作例の制御手順を示している。
の■ないし■は、動作例の制御手順を示している。
■ ＣＰＵ−１は、タイマ要求キューを検索し。
未割当ての先頭のタイマ要求制御テーブル１３を獲得し
、そのタイマ割込み時刻（１＋ とする）を９時刻検出
部ｉｌｌに設定する。
、そのタイマ割込み時刻（１＋ とする）を９時刻検出
部ｉｌｌに設定する。
■ ＣＰＵ−２は、同様にして次の未割当ての夕。
イマ要求制御テーブル１４を獲得し、そのタイマ割込み
時刻＜１１とする）を９時刻検出部１２１に設定する。
時刻＜１１とする）を９時刻検出部１２１に設定する。
■ ＣＰＵ−１の時刻検出部１１１は１時刻ｔ。
が到来する也タイマ割込み要求を上げる。このとき、Ｃ
ＰＵ−１はたとえば割込み禁止状態にあり、そのためこ
のタイマ割込み要求は受付けられずサスペンド状態とな
る。
ＰＵ−１はたとえば割込み禁止状態にあり、そのためこ
のタイマ割込み要求は受付けられずサスペンド状態とな
る。
■ ＣＰＵ−１で１．のタイマ割込み要求がサスペンド
状態になっている間に次のタイマ割込み時刻ｔ２が到来
し、ＣＰＵ−２の時刻検出部１２１がタイマ割込み要求
を上げる。この場合割込み要求は受付けられ、タイマ割
込みハンドラ１２２が起動される。
状態になっている間に次のタイマ割込み時刻ｔ２が到来
し、ＣＰＵ−２の時刻検出部１２１がタイマ割込み要求
を上げる。この場合割込み要求は受付けられ、タイマ割
込みハンドラ１２２が起動される。
■ ＣＰＵ−２のタイマ割込みハンドラ１２２は。
自ＣＰＵのタイマ割込み制御テーブル１４よりも先行す
るタイマ割込み時刻をもつタイマ要求制御テーブルの有
無を調べ、テーブル１３を検出して、そのサービス種別
に基づ（その割込み処理を先に行なわせる。テーブル１
３の処理が終了したとき、■’ＣＰＵ−１のステータス
表示１６を処理済に設定する。
るタイマ割込み時刻をもつタイマ要求制御テーブルの有
無を調べ、テーブル１３を検出して、そのサービス種別
に基づ（その割込み処理を先に行なわせる。テーブル１
３の処理が終了したとき、■’ＣＰＵ−１のステータス
表示１６を処理済に設定する。
■ タイマ割込みハンドラ１２２は９次に自ＣＰＵの時
刻検出部１２１からの割込み要求を同様に処理し、■′
ステデース表示１７を処理済に設定する。
刻検出部１２１からの割込み要求を同様に処理し、■′
ステデース表示１７を処理済に設定する。
■ 時刻ｔ２の後に、ＣＰＵ−１の割込み禁止状態が解
除される。そのため９時刻検出部１１１から上げられて
いる時刻ｔ１についての割込み要求は、受付けられ、タ
イマ割込みハンドラ１１２が起動される。
除される。そのため９時刻検出部１１１から上げられて
いる時刻ｔ１についての割込み要求は、受付けられ、タ
イマ割込みハンドラ１１２が起動される。
■ タイマ割込みハンドラ１１２は、自ＣＰＵのステー
タス表示１６を参照し、それが処理済となっていること
を識別すると９割込み処理を実行せず１次のタイマ監視
処理のために、未割当てのタイマ要求制御テーブル１５
を検索させる。
タス表示１６を参照し、それが処理済となっていること
を識別すると９割込み処理を実行せず１次のタイマ監視
処理のために、未割当てのタイマ要求制御テーブル１５
を検索させる。
第２図に１本発明の１実施例構成を示す。
図において、２１はＣＰＵ−１，２２はＣ、Ｐ Ｕ−２
，２３はシステムメモリ、２４はバス、２１１．２２１
は時刻検出部、２１２．２２２はタイマ割込みハンドラ
、２１３，２２３は割込み処理ルーチン、２３１ないし
２３４はタイマ要求制御テーブル（ＴＱＥ−１〜ＴＱＥ
−４で表わす）。
，２３はシステムメモリ、２４はバス、２１１．２２１
は時刻検出部、２１２．２２２はタイマ割込みハンドラ
、２１３，２２３は割込み処理ルーチン、２３１ないし
２３４はタイマ要求制御テーブル（ＴＱＥ−１〜ＴＱＥ
−４で表わす）。
２３５．２３６はｃｐｕ−ｔとＣＰＵ−２のステータス
領域を表わす。
領域を表わす。
各ＣＰＵにおいて１時刻検出部２１１，２２１は、ＴＱ
Ｅから取出されたタイマ割込み時刻（たとえばｔＩ＋Ｆ
）と、ＣＰＵ内に設けられている時計装置く図示せず）
から供給される実時刻とを比較する比較器（クロックコ
ンパレータ）で構成される。比較器は、一致を検出した
後別途リセットされるまでタイマ割込み要求を上げる。
Ｅから取出されたタイマ割込み時刻（たとえばｔＩ＋Ｆ
）と、ＣＰＵ内に設けられている時計装置く図示せず）
から供給される実時刻とを比較する比較器（クロックコ
ンパレータ）で構成される。比較器は、一致を検出した
後別途リセットされるまでタイマ割込み要求を上げる。
タイマ割込み要求は、ＣＰＵ内の制御により。
割込み要求をマスクされる場合があり、その場合。
割込み要求は受付けられず、サスペンド状態が発生する
。
。
タイマ割込みハンドラ２１２，２２２は、タイマ割込み
要求が受付けられた場合、特に図示のＡ。
要求が受付けられた場合、特に図示のＡ。
Ｂの制御を実行する。Ａは、ＴＱＥキューを先頭から調
べ、サスペンド状態のＴＱＥを検出したときその割込み
処理を代行する制御である。Ｂは。
べ、サスペンド状態のＴＱＥを検出したときその割込み
処理を代行する制御である。Ｂは。
自ＣＰＵが割込み要求をサスペンド状態にしていた後、
サスペンド状態を解除した場合に、自ＣＰＵのステータ
ス領域（２３５，２３６）から、自ＣＰＵが受持ってい
る時刻監視処理が終了しているか否かを認識し、処理済
の場合には１割込み処理ルーチン（２１３，２２３）の
実行をスキップさせる制御である。その他の場合には、
対応する割込み処理ルーチンの処理、すなわちＴＱＥに
より指定されているサービス種類に基づく処理を実行さ
せる。
サスペンド状態を解除した場合に、自ＣＰＵのステータ
ス領域（２３５，２３６）から、自ＣＰＵが受持ってい
る時刻監視処理が終了しているか否かを認識し、処理済
の場合には１割込み処理ルーチン（２１３，２２３）の
実行をスキップさせる制御である。その他の場合には、
対応する割込み処理ルーチンの処理、すなわちＴＱＥに
より指定されているサービス種類に基づく処理を実行さ
せる。
ＴＱＥキュー（ＴＱＥ−１〜ＴＱＥ−４）および各ＣＰ
Ｕのステータス領域２３５，２３６は。
Ｕのステータス領域２３５，２３６は。
システムメモリ２３上に設けられ、各ＣＰＵによ
。
。
り任意にアクセス可能にされる。
本発明によれば、先行する時刻の監視を受持つＣＰＵの
状態に関係なく、複数の監視時刻の順序性を確実に保っ
たタイマ制御が可能となり、処理の効率化を図ることが
できる。
状態に関係なく、複数の監視時刻の順序性を確実に保っ
たタイマ制御が可能となり、処理の効率化を図ることが
できる。
第１図は本発明の原理的構成図、第２図は本発明の１実
施例の構成図、第３図は従来のマルチＣＰＵシステムに
おけるタイマ制御の説明図である。 第１図中。 １１７ ＣＰＵ−１ １２： ＣＰＵ−２ １３〜１５：タイマ要求制御テーブル １１１．１２１：時刻検出部
施例の構成図、第３図は従来のマルチＣＰＵシステムに
おけるタイマ制御の説明図である。 第１図中。 １１７ ＣＰＵ−１ １２： ＣＰＵ−２ １３〜１５：タイマ要求制御テーブル １１１．１２１：時刻検出部
Claims (1)
- 【特許請求の範囲】 複数のＣＰＵ（１１、１２）からなり、一連の監視時刻
を各ＣＰＵに割当てて、時刻の到来によりタイマ割込み
を行なわせる時刻監視機能を有するマルチＣＰＵシステ
ムにおいて、 各ＣＰＵ（１１、１２）は、それぞれ時刻検出部（１１
１、１２１）と、タイマ割込みハンドラ（１１２、１２
２）と、ステータス表示（１６、１７）とをそなえ、 各ＣＰＵ（１１、１２）のタイマ割込みハンドラ（１１
２、１２２）は、自ＣＰＵの時刻検出部（１１１、１２
１）からのタイマ割込み要求を受付けたとき、まず先行
する監視時刻のタイマ割込み要求が保留状態にあるかど
うかを調べ、保留状態にあれば、そのＣＰＵの割込み処
理を自ＣＰＵで代行し、その後で自ＣＰＵのタイマ割込
み要求についての割込み処理を行なわせ、さらに上記各
割込み処理が終了したとき対応するＣＰＵのステータス
表示を処理済に設定し、 また上記タイマ割込み要求の保留状態が解除されたとき
、当該ＣＰＵのタイマ割込みハンドラは、まず自ＣＰＵ
のステータス表示を参照し、それが処理済を表示してい
る場合には本来の割込み処理を行なわないことを特徴と
するマルチＣＰＵシステムにおけるタイマ監視制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113260A true JPS62113260A (ja) | 1987-05-25 |
| JPH0241782B2 JPH0241782B2 (ja) | 1990-09-19 |
Family
ID=17251301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60253431A Granted JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62113260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125878A (ja) * | 1999-10-29 | 2001-05-11 | Nec Corp | クラスタ型計算機システム |
| JP2009026035A (ja) * | 2007-07-19 | 2009-02-05 | Nec Corp | 割込み処理同期装置、割込み処理同期方法及びプログラム |
-
1985
- 1985-11-12 JP JP60253431A patent/JPS62113260A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125878A (ja) * | 1999-10-29 | 2001-05-11 | Nec Corp | クラスタ型計算機システム |
| JP2009026035A (ja) * | 2007-07-19 | 2009-02-05 | Nec Corp | 割込み処理同期装置、割込み処理同期方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0241782B2 (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101391907B1 (ko) | 인터럽트 컨트롤러 | |
| US10761776B2 (en) | Method for handling command in conflict scenario in non-volatile memory express (NVMe) based solid-state drive (SSD) controller | |
| US9367349B2 (en) | Multi-core system and scheduling method | |
| JPH0451335A (ja) | データベース処理装置 | |
| WO2024226117A1 (en) | Mechanism for sharing a common resource in a multi-threaded environment | |
| WO2006076853A1 (en) | A method of processing multi-thread/multi-task/multi-processor | |
| JP3859564B2 (ja) | イベント通知タスク制御処理方式及び方法並びにプログラム | |
| CN119473544A (zh) | 一种异构事件的处理方法、装置、电子设备及存储介质 | |
| JPH0241782B2 (ja) | ||
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPH03244040A (ja) | 並列走行型デバグ方式 | |
| JPS63146153A (ja) | プロセツサ間排他制御処理方式 | |
| JPH0981526A (ja) | マルチプロセッサシステム | |
| JPS634350A (ja) | 遅延タスク監視方式 | |
| JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
| JPH0573483A (ja) | バス使用権制御方法 | |
| JPH02289020A (ja) | 情報処理装置のタイムアウト処理方式 | |
| JP2770797B2 (ja) | マルチプロセッサシステムのページ記述子更新制御方式 | |
| JPH064320A (ja) | タイマ管理方式 | |
| JPS63265336A (ja) | 共有資源の優先割り当て制御方式 | |
| JPH03260734A (ja) | コンピュータシステムの資源管理方式 | |
| JPS62226236A (ja) | トランザクシヨン処理システムにおける資源待ちの状態の中断と再開始処理方式 | |
| JPH05233333A (ja) | タスク起動状態検出システム | |
| JPH0431421B2 (ja) | ||
| JPH0644087A (ja) | コンピュータシステムのスケジューリング制御方式 |