JPS62117362A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）等に使用される溝堀りキャパシタの構造に関す
る。

〔発明の概要〕

この発明は、溝堀りキャパシタの容量成分を成ｆ絶縁膜
を、ジクロルシランガスと亜酸化窒素ガスとの化学気相
反応により形成する事により、溝堀りキャパシタの電気
的特性および（ｇ幀性全同上させるようにしたものであ
る。

〔従来の技術〕

従来、第２図に示すように溝堀シキャパシタの容ｆｌｋ
成分を成す絶縁膜は熱酸化膜で形成されていた０ 〔発明が解決しようとする問題点〕 しかし従来の溝堀シキャパシタの絶縁膜はシリコン半導
体基板の熱酸化膜で形成されているため溝の内部と基板
表面との酸化膜の厚みが異っていたＯ すなわち、第２図に示すように基板表向の酸化膜の厚み
ａと溝側壁の酸化膜の厚みｂと溝底部の酸化膜の厚みＣ
との関係でｉ、ｂ／ａおよびｃ／ａの値ハ１．０より小
さく、基板表面部分の酸化膜の容量と溝内部の酸化膜容
量は単位面積当シの値で大きく異っていた。

特に、溝の深さｈが大きく、溝幅ｄが小さいほど顕著で
あり、ｈ−５μｍ−ｄ＝１．５μｍの時。

ｂ／ａおよびＣ／ａの値に、それぞれａ６および１１．
５であった。

しかもｂ／ａまたはＣ／ａの値は溝の深さおよび溝幅が
変化すると大きく変動し、キャパシタの容量を決定する
時の大きな問題になっていた。

さらに、溝上部の角部５および溝底部の角部６における
酸化膜の厚みが極端に薄くなる現象が発生する。

これらの部分で酸化膜が薄くなると電解集中が起き基板
１′と電極５′が短絡する。

この為、熱酸化膜を用いた溝堀りキャパシタの信頼性も
低く５歩留りも悪いという問題点があった０ 歩留り、信頼性をあげるために、上記角部の膜厚を厚く
すると溝側壁および溝底部の膜厚もそれ以上に厚くなり
、単位面積当りの容量が小さくなるＯ この結果必然的にキャパシタの面積を大キくシなければ
ならず素子の微細化も不十分なものであった。

〔問題点を解決するための手段〕

上記問題点を解決するためにこの発明は、溝堀りキャパ
シタの容量成分を成す絶縁膜を化学気相成長法にて形成
したシリコン酸化膜（ＩＥｉＯ１膜）とした。特にこの
８１−Ｊ膜は、７０口℃〜１０００℃の温度で、ジクロ
ルシランガス（ＩＥｉＨｔ　０ｆｉｔ　　ガス）ト亜酸
化窒素ガス（ｂ、。

ガス）との化学気相反応に↓つて形成される。

〔作用〕

上記のように構成された溝堀シギャバシタは。

容量成分を成す絶縁膜である５ｉｎｌ膜の被覆性が良好
であり、溝側壁部お工び溝底部Ｓｉｎ、膜の厚みに平担
部の厚みと殆ど変わらず、さらに溝上部の角部および溝
底部の角部における８１０゜膜が薄くなるという現象も
ないために、溝堀りキャパシタの信頼性も同上し、高い
歩留りの製品を生産できる。

〔実施例〕

以下にこの発明の実施例全図面にもとづいて説明する。

第１図（ａ）ｔａ本発明の溝堀リキャバシタの回路であ
る。Ｃで示されたコンデンサの容量成分を成す絶縁膜に
化学気相成長法（ＣＶＤ法）にて形成される。第１図（
１））に本発明による溝堀りキャパシタの断面図である
。基板１上に形成された凹部に、コンデンサの容量成分
を成す絶縁膜であるＳｉｎ、膜２がＣＶＤ法で形成され
る。この日１０！膜をはさむ形で電極３が形成される。

以上の様に溝堀シキャパシタが基板１とＯＶＤ・Ｓ１０
！膜２と電極５に工って構成される。ＯＶＤ・Ｓ１０！
膜は基板内の凹状またに凸状の形状をした部分に対する
段差被覆性が良好である。特にＳｉｎ、ＣＭ！、　　ガ
スとＮ、Ｏガスの化学気相反応に工って生成される８１
０！膜に段差被覆性が極めて優れており、第１図（１）
）に示すような溝側壁部のＢ１０！膜の厚みｂお工び溝
底部の８１０！膜の厚みｃに、基板表面のＳｉｎ、膜の
厚みａと殆ど等しい。さらに、溝上部の角部お工び溝下
部の角部の８１０３膜の厚みが極端に薄くなる事もない
為電界集中も起こらず溝堀りキャパシタの信頼性も極め
て高くなる。上記の様に溝内壁に沿ったＯＶＤ＠ＳｉＯ
！膜２の厚みが殆んど一様であるため、５ｉＯ１膜の厚
みを薄くする事ができ。

１００Ａ以下のＳｉｎ、膜にする事も可能である。

コンデンサの容量をＯｏ、絶縁膜の厚み’ｉｄ−コンデ
ンサの面積をＳとした時、Ｏｏ＝ε−（εは絶縁膜の銹
電率）で表される。従って絶縁膜の厚みｄｉ小さくする
とコンデンサの面積８も小さくできるため、素子の面積
を縮小できる。また。

ＳｉＨ，ＣｆＬ、ガスとＮ、Ｏガスとの化学気相反応に
よって生成した５１０３膜は膜中に塩素ＯＲｆ、（含む
ためＮａイオン等の可動イオンに対するブロック効果が
あり、Ｓｌ、０．膜の長期信頼性も良好である。

次に第５図に基づいてｓｔＱ、膜の生成方法について説
明する。第５図は減圧ＯＶＤ装置を用いた場合の８１０
２膜の生成方法である。第５図に示すように７００℃〜
１１００℃の温度に保持された反応管７の中にシリコン
基板９′ｆ：配置し、反応管内を１０””’　ｍｂａｒ
　〜１０　ｍｂａｒの減圧状態にする。

次にＳｉｎ、Ｏｎ、ガスおよびＮｇＯガスを反応管７内
に導入し、１０−”　ｍｂａｒ　〜１０　ｍｂａｒの減
圧下で化学気相反応させシリコン基板９の表面に５ｉｆ
ｔ膜を積層する。この時、上記の２種類のガスの他にＮ
２あるいはＡｒ等のキャリアガスを加えてもよい。生成
条件の一例として、５ｉＮ２Ｃ！ｆｉ＝７５°７ｍ１ｎ
。

Ｎ２ｏ＝７００°ｃ／ｍｉｎ　、圧力　０．８　ｍｂａ
ｒ、生成温度８５００の生成条件で生成速度１ｏ　ｇ　
／ｍｉｎが得られている。従って１００Ａの５１０２膜
は１０分間の気相成長で生成できる。この条件の５１０
２膜はウェハ問およびウェハ内の均一性も良好でおるた
め高い歩留りの製品が生産可能でおる。

第４図は、上記の生成条件にて溝堀９キヤパシタを形成
した場合の、溝側壁および溝底部の表面平坦部に対する
膜厚比と溝幅との関係を示すグラフである。溝の深さＦ
ｉ５μｍである。溝幅が１２５μｍまでは膜厚比が１で
あり、被覆性が非常に良好である事が分る。第４図のグ
ラフより溝幅１μｍまでは単純にスケーリングして良い
事が示されている。ｓｉＨ，ｏｎガスとＮ、Ｏガスの化
学気相反応によシ生成したＳ１０．膜は、段差被覆性が
よいばかりでなく膜質も非常に良い。上記の生成条件で
形成した１００Ｘの薄いＳ１０：膜の耐圧は１１　ＭＴ
Ｉ／ｅｖｅ　（１μＡ流れる時の電界強度）と非常に良
好である。しかも６　Ｍ　Ｖ／ｃｍ　ｔでは膜中金波れ
る電流密度は１　ｐＡ〜以下と非常に小さい。さらに電
荷トラップ密度も非常に小さい為５ｉＱｌ膜の長期信頼
性も良好である。Ｓ　ｉ　Ｏｘ膜の膜質は生成条件によ
ってわずかに異なるが、７００℃〜１１００℃　の温度
にてＳｉＨ冨□ｎ、　　ガス流量が１００”、Ａｉｎ　
　以下、’ＮｇＯガス流量がＳｉＨ，Ｏ，ｇｆｉ　　ガ
ス流量の５倍〜１ｕ倍程度、生成圧力が０１〜１．Ｏｍ
ｂａｒ　といった生成条件であれば、上記した良好な特
性を得る事ができる。

第２図および第６図の実施例では減圧ｃｖＤ法を取り上
げたが、他の生成方法でもＳ　ｉ　Ｎ２　ａｎ、　　ガ
スとＮｍＯガスの気相反応で良好な５ｉＱ２膜を得る事
ができる。たとえば、常圧ＱＶＤ法またはプラズマＣＶ
Ｄ法、さらには光ＱＶＤ法または分子線気相成長法とい
った化学気相法全採用しても良い。

第５図は本発明の半導体装置の製造方法の工程を示した
ものである。第５図（ａ）において半導体基板１５を熱
酸化し５１０２膜１６を形成する。

次に第５図（ｂ）に示すようにフォトレジスト１７を所
望の形状にバターニングした後５ｔｏｐ膜１６もレジス
ト１７をマスクにしてエツチングする。第５図（Ｃ）に
示すように、５ｉｃ）、膜１６およびフォトレジスト１
７をマスクにして半導体基板１５の異方性エツチングを
行い溝部１８を形成する。次にフォトレジスト１７およ
び５１０２膜１６′ｆｃ除去して、第５図（ｄ、　）に
示すように溝部１８を有する半導体基板１５を得る。次
に５ｉＨ２ＣｊＬ　ガスとＮ鵞Ｏガスの化学気相成長法
によシ、第５図（θ）に示すように、溝部１８を有する
半導体基板１５の表面に５ｔｏｐ膜１９を積層する。

この時の化学気相反応は一般的に次式で示される。

ｓｉｕｇｃｚ、　　＋２Ｎ２０−→　　Ｓ　ｉ　０２　
　＋　２１（ＣＫ　＋　２４次に第５図（ｆ）に示すよ
うに電極２０を形成し溝堀りキャパシタが完成する。

第５図では溝形成時のエツチングストッパ用およびダメ
ツヅ防止用として熱酸化膜１６を介したが、特に問題が
なけ九ば省いてもよい。また第５図（Ｃ）ではレジスト
１７をつけたまま異方性エツチングを行っているが、レ
ジストの硬化等の問題が異方性エツチング前に除去して
もかまわない。

さらに第５図（ｄ）の後で、軽い犠牲酸化を用いる場合
もある。この犠牲酸化はドライエツチング等で溝部の８
１基板の表面に生じた欠陥領域を除去する目的で行われ
、ＱＶＤ、Ｓｉｎ、ｉ積層する前に取り除く場合もある
。また同じく第５図（ｄ）の後で、軽いＳ１ウエツトエ
ツチングを行う場合もある。この目的は８１表面の欠陥
領域を除去する事である。

−１ロ　− 次に、本発明全ダイナミック、ランダム、アクセスメモ
リ（ＤＲＡＭ）に応用した例を示す。第６図（ａ）　ｒ
ｆｉ、１−トランジスタセルのＤＲＡＭの回路を示すも
のであり、ＭＯ８電界効果トランジスタ（Ｔ部）とコン
デンサ（０部）及びワード線２２、ビット線２５．グラ
ンド又は電源線２４とからな勺、第６図（′ｂ）に示す
構造によシ製造される。即ち、二酸化シリコン５２を約
１μｍの厚さで所望の形状に形成させたｐ型シリコン基
体５１を第５図に示す工程金経て、ｃＶＤ、Ｓｉｎｇｍ
膜５３と電極６４とからなる溝堀シキャパシタを形成す
る。

次にゲート酸化膜５５、配線、を極５７を所望の形状に
形成した後、ソースおよびドレーン部５６．５６’ｆ作
り上げる。さらに層間絶縁膜６９゜配線４０を所望の形
状に形成させ、第６図（ａ）に示す回路全提供するもの
である。

第６図に示したキャパシタは従来用いられているキャパ
シタより小さく形成できるので、メモリセルの面積を大
幅に縮小でき、ＤＲＡＭ、ＬＳＩ自体の面積を増加させ
ずに大容量化が可能となる。

〔発明の効果〕

この発明は以上説明したように１溝堀りキャパシタに用
いられる絶縁膜を化学気相成長法によってシリコン酸化
膜を精度良く形成できる為、キャパシタの面積を小さく
でき、信頼性の高いキャパシタを作るという効果がある
。

【図面の簡単な説明】

第１図（ａ、）　、　　（１））　Ｆｉこの発明の半導
体装置を示す回路図と断面図、第２図は従来の半導体装
置の断面図、第５図Ｆｉ溝堀りキャパシタに用いられる
絶縁膜を生成する方法を示す図、第４図は溝側壁および
溝底部の平坦部に対する膜厚比ら溝幅との関係金示すグ
ラフ、第５図（ａ）　Ｎ（ｎ）は本発明の半導体装置の
製造方法の工程順を示す断面図、第６図（ａ）、（ｂ）
はそれぞれランダムアクセスメモリの回路図と容量成分
を具備する金属酸化物半導体の断面図である。 １．１′・・・・・・基板、　　　　２・・・・・・０
ＶＤ−８ｉｏｔ６．６′・・・・・・電極％　　　　　
　　諷４・・・・・・熱酸化膜、　　　７・・・・・・
反応管、８・・・・・・ガス配管、　　　　９・・・・
・・シリコン基板、１０・・・・・・排気管、　　　　
１１・・・・・・真空ポンプ、１２・・・・・・バルブ
、　　　　１５・・・・・・ウェハボート１５・・・・
・・半導体基板、　　１６・旧・・熱酸化５ｔ０１１７
・・・・・・フォトレジスト、　　　　膜、１８・・・
・・・溝部、　　　　　２０・旧・・電極、１９・・・
・・・ＣｖＤ、Ｓ１ｏ雪膜、以　　上 綻ギの］ンテ′ツサ回路乞ｒＡ 半当旨〔イ４ミ告与１（ζンσ）断＠　ト〕篇２図 方と１屁ソ大ｖ１ゾシ９（二用いらｐ−る活Ｍ居待、目
芙ぞ生版■ろ方法を示す図 倦３図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上の凹部に形成された、所請、溝堀り
   キャパシタにおいて、容量成分を成す絶縁膜が、化学気
   相成長法によつて形成されたシリコン酸化膜である事を
   特徴とする半導体装置。
2. （２）シリコン酸化膜は、７００℃〜１０００℃の温度
   で、ジクロルシランガスと亜酸化窒素ガスとの化学気相
   反応により形成さる事を特徴とする特許請求の範囲第１
   項記載の半導体装置。