JPS62117366A - アモルフアスシリコンイメ−ジセンサの製造方法 - Google Patents
アモルフアスシリコンイメ−ジセンサの製造方法Info
- Publication number
- JPS62117366A JPS62117366A JP60256531A JP25653185A JPS62117366A JP S62117366 A JPS62117366 A JP S62117366A JP 60256531 A JP60256531 A JP 60256531A JP 25653185 A JP25653185 A JP 25653185A JP S62117366 A JPS62117366 A JP S62117366A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- electrode
- lower electrode
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アモルファスシリコンイメージセンサ・の製造方法であ
って、下部電極をマスクとして基板をエツチングし、基
板に段差を設けることにより、その上に形成されるａ−
ｓ ｉ膜を各素子毎に電気的分離することができ、厳密
な”ｌスフ合わせを不要とし、工程の簡易化を可能とす
る。
って、下部電極をマスクとして基板をエツチングし、基
板に段差を設けることにより、その上に形成されるａ−
ｓ ｉ膜を各素子毎に電気的分離することができ、厳密
な”ｌスフ合わせを不要とし、工程の簡易化を可能とす
る。
本発明は、ファクシミリ、光学文字読取り装置などに用
いられるアモルファスソリごＩンイメージセンサの製造
方法に関するものである。
いられるアモルファスソリごＩンイメージセンサの製造
方法に関するものである。
第３図は従来のアモルファスシリコンイメージセンサを
示す図であり、ａは平面図、ｌ）はａ図のｂ−ｂ線にお
ける断面図である。
示す図であり、ａは平面図、ｌ）はａ図のｂ−ｂ線にお
ける断面図である。
同図において、１はガラス基板、２ば下部電極（透明又
は不透明）、３はＰｉｎ−ａ−ｓｉ膜、４は層間絶縁膜
、５は上部共通電極である。
は不透明）、３はＰｉｎ−ａ−ｓｉ膜、４は層間絶縁膜
、５は上部共通電極である。
この従来のアモルファスシリコンイメージセンサの製造
方法は先ず基板１に各素子毎の下部電極２をエツチング
法又はホトリソグラフィ法で形成する。次に全面にＰｉ
ｎ−ａ−ｓｉ膜を形成し、バターニングして各下部電極
上にＰｉｎ−ａ−ｓｉ膜３を形成する。
方法は先ず基板１に各素子毎の下部電極２をエツチング
法又はホトリソグラフィ法で形成する。次に全面にＰｉ
ｎ−ａ−ｓｉ膜を形成し、バターニングして各下部電極
上にＰｉｎ−ａ−ｓｉ膜３を形成する。
次に下部電極２と上部電極５とを絶縁するための層間絶
縁膜４を形成し、窓あけした後、上部共通電極５を形成
するのである。
縁膜４を形成し、窓あけした後、上部共通電極５を形成
するのである。
上記従来の製造方法では、Ｐｉｎ−ａ−８ｉ膜をバター
ニングするときに下部電極との厳密なマスク合わせを必
要とするという欠点があった。
ニングするときに下部電極との厳密なマスク合わせを必
要とするという欠点があった。
本発明はこのような点に鑑Ｚｌで案出されたもので、厳
密なマスク合わ・１を必要と・）１ず、］稈がｆｉｎ車
なアモルファスシリコンイメージ・Ｌ！ンザの製造方法
を桿供することを「１的と１−７゛こいる。
密なマスク合わ・１を必要と・）１ず、］稈がｆｉｎ車
なアモルファスシリコンイメージ・Ｌ！ンザの製造方法
を桿供することを「１的と１−７゛こいる。
このため本発明においては、基板１ｏ−１−に素子毎の
下部電極１１を形成する工程と、該下部電極１１をマス
クとして基板１ｏをエツチングし、下部電極１１の周辺
部に段差部１０ａを形成する工程と、該段差部１０ａを
含んで基板１ｏ及び下部電極１１上に連続したＰｉｎ−
ａ−ｓｉ膜を形成する工程と、該Ｐｉｎ−ａ−ｓｉ膜１
２にに上部共１Ｊ１１電極１３を形成する工程とより成
ることを特徴としている。
下部電極１１を形成する工程と、該下部電極１１をマス
クとして基板１ｏをエツチングし、下部電極１１の周辺
部に段差部１０ａを形成する工程と、該段差部１０ａを
含んで基板１ｏ及び下部電極１１上に連続したＰｉｎ−
ａ−ｓｉ膜を形成する工程と、該Ｐｉｎ−ａ−ｓｉ膜１
２にに上部共１Ｊ１１電極１３を形成する工程とより成
ることを特徴としている。
下部電極をマスクにして基板をエツチングし段差部を形
成することにより、その上に形成されるＰｉｎ−ａ−ｓ
ｉ膜に高抵抗部分をｔ［ぜしめ、各素子−毎の電気的分
離が可能となる。
成することにより、その上に形成されるＰｉｎ−ａ−ｓ
ｉ膜に高抵抗部分をｔ［ぜしめ、各素子−毎の電気的分
離が可能となる。
第１図は本発明の詳細な説明するための図であり、ａ
’％’ Ｃはその工程を説明する図である。
’％’ Ｃはその工程を説明する図である。
本実施例のアモルファスシリコンイメージセンサの製造
方法は１．先ず第１図ａに示すようにガラス基板１０１
にホトリソグラフィ法を用いて下部電極１１を形成し、
これをマスクとしてガラス基板１０のエツチングをウェ
ット法により行なう。
方法は１．先ず第１図ａに示すようにガラス基板１０１
にホトリソグラフィ法を用いて下部電極１１を形成し、
これをマスクとしてガラス基板１０のエツチングをウェ
ット法により行なう。
これにより下部電極１１の外周に沿って基板１０に段差
部１０ａが形成される。次にＰｉｎ−ａ−ｓｉ膜を基板
１０の全面に形成し、第１図すのようにダイオード部分
にストライブでバターニングする。従ってこの場合のＰ
ｉｎ−ａ−ｓｉ膜１２は各下部電極１１上に連続したか
っこうで形成されるため厳密なマスク合ね廿を必要とし
ない。最後に第１図ＣのようにＰｉｎ−ａ−ｓｉ膜１２
トに上部共通電極１３を形成するのである。
部１０ａが形成される。次にＰｉｎ−ａ−ｓｉ膜を基板
１０の全面に形成し、第１図すのようにダイオード部分
にストライブでバターニングする。従ってこの場合のＰ
ｉｎ−ａ−ｓｉ膜１２は各下部電極１１上に連続したか
っこうで形成されるため厳密なマスク合ね廿を必要とし
ない。最後に第１図ＣのようにＰｉｎ−ａ−ｓｉ膜１２
トに上部共通電極１３を形成するのである。
このようにして形成されたアモルファスシリコンイメー
ジセンサは、基板１０の段差部１０ａによって、Ｐｉｎ
−ａ−ｓｉ膜１２に高抵抗部分１２ａが生じ、Ｐｔｎ−
ａ−ｓｉ膜１２が連続していても各下部電極１１は電気
的に分離されたことになり、各素子はそれぞれ素子特性
を維持することができる。
ジセンサは、基板１０の段差部１０ａによって、Ｐｉｎ
−ａ−ｓｉ膜１２に高抵抗部分１２ａが生じ、Ｐｔｎ−
ａ−ｓｉ膜１２が連続していても各下部電極１１は電気
的に分離されたことになり、各素子はそれぞれ素子特性
を維持することができる。
このように本実施例によればＰｉｎ−ａ−ｓｉｌ’２１
２のパターンのマスク合わせが簡ｒｌｌ化され、１１つ
層間絶縁膜が不要となるため製造ブ１１セスが簡略化さ
れる。
２のパターンのマスク合わせが簡ｒｌｌ化され、１１つ
層間絶縁膜が不要となるため製造ブ１１セスが簡略化さ
れる。
第２図は本発明の他の実施例を説明するための図である
。同図において第１図と同一・部分は同一符号を付して
示した。
。同図において第１図と同一・部分は同一符号を付して
示した。
本実施例が前実施例と異なるところは、基板１０のエツ
チングをウェブＩ・法により行ない、それにより段差１
０ａにアンダーカットを生ゼし７め、Ｐｔｎ−ａ−ｓｔ
膜１２に高抵抗部分を形成し易くしたことである。なお
本実施例の効果は前実施例と同様である。
チングをウェブＩ・法により行ない、それにより段差１
０ａにアンダーカットを生ゼし７め、Ｐｔｎ−ａ−ｓｔ
膜１２に高抵抗部分を形成し易くしたことである。なお
本実施例の効果は前実施例と同様である。
以上述べてきたように、本発明によれば、基板に設けた
段差によりＩ”１ｎ−ｎ−ｓｉ膜に高抵抗部分かできる
ことを利用してｔ”１ｎ−ａ−ｓｊ膜の電気的分離を行
なうことにより、厳密なマスク合わせを必要とせず、ま
た層間絶縁層が不要となるので、製造プロセスの簡易化
ができ、実用的には極めて有用である。
段差によりＩ”１ｎ−ｎ−ｓｉ膜に高抵抗部分かできる
ことを利用してｔ”１ｎ−ａ−ｓｊ膜の電気的分離を行
なうことにより、厳密なマスク合わせを必要とせず、ま
た層間絶縁層が不要となるので、製造プロセスの簡易化
ができ、実用的には極めて有用である。
第１図は本発明の詳細な説明するだめの図、第２図は本
発明の他の実施例を説明するための図、 第３図は従来のアモルファスシリコンイメージセンサを
示す図である。 第１図、第２図において １０は基板、 １０ａは段差部、 】Ｉは下部電極、 １２はＰｉｎ−ａ−ｓｉ膜、 ■３は−１一部共通電極である。 本発明の詳細な説明するための間 第１図 １２°°３ｐｉｎ−ａ−８ｉ膜 １２ｏ ・・・高抵抗部分 ］３・・・上部共通電極 Ｙ七 ［ｊ ｆｉ
。 ニ 写 麻 子 １ ・・・ガラス基板 ２゛°・下部電極 ３°゛°ｐｉｎ−ａ−８ｉ膜 ４・・・層間絶縁膜 ５・・・上部電極
発明の他の実施例を説明するための図、 第３図は従来のアモルファスシリコンイメージセンサを
示す図である。 第１図、第２図において １０は基板、 １０ａは段差部、 】Ｉは下部電極、 １２はＰｉｎ−ａ−ｓｉ膜、 ■３は−１一部共通電極である。 本発明の詳細な説明するための間 第１図 １２°°３ｐｉｎ−ａ−８ｉ膜 １２ｏ ・・・高抵抗部分 ］３・・・上部共通電極 Ｙ七 ［ｊ ｆｉ
。 ニ 写 麻 子 １ ・・・ガラス基板 ２゛°・下部電極 ３°゛°ｐｉｎ−ａ−８ｉ膜 ４・・・層間絶縁膜 ５・・・上部電極
Claims (1)
- 【特許請求の範囲】 １、ａ、基板（１０）上に素子毎の下部電極（１１）を
形成する工程、 ｂ、上記下部電極（１１）をマスクにして基板（１０）
をエッチングし、下部電極（１１）周辺部に段差部（１
０ａ）を形成する工程、 ｃ、上記段差部（１０ａ）を含んで基板（１０）及び下
部電極（１１）に連続したＰｉｎ−ａ−ｓｉ膜（１２）
を形成する工程、 ｄ、上記Ｐｉｎ−ａ−ｓｉ膜（１２）上に上部共通電極
（１３）を形成する工程とより成ることを特徴とするア
モルファスシリコンイメージセンサの製造方法。 ２、上記基板（１０）のエッチングはドライエッチング
で行なうことを特徴とする特許請求の範囲第１項記載の
アモルファスシリコンイメージセンサの製造方法。 ３、上記基板（１０）のエッチングはウェットエッチン
グで行なうことを特徴とする特許請求の範囲第１項記載
のアモルファスシリコンイメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256531A JPS62117366A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコンイメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256531A JPS62117366A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコンイメ−ジセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62117366A true JPS62117366A (ja) | 1987-05-28 |
Family
ID=17293915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60256531A Pending JPS62117366A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコンイメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH049748U (ja) * | 1990-05-14 | 1992-01-28 |
-
1985
- 1985-11-18 JP JP60256531A patent/JPS62117366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH049748U (ja) * | 1990-05-14 | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI237726B (en) | Active matrix substrate having column spacers integral with protective layer and process for fabrication thereof | |
| US5358809A (en) | Methods of fabricating thin film structures by imaging through the substrate in different directions | |
| JPS62117366A (ja) | アモルフアスシリコンイメ−ジセンサの製造方法 | |
| GB2144266A (en) | Method of manufacture for ultra-miniature thin-film diodes | |
| WO2014127573A1 (zh) | Tft阵列基板的制造方法、tft阵列基板及显示装置 | |
| JPS63289965A (ja) | 半導体装置の製造方法 | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| JPS62153826A (ja) | カラ−液晶表示装置 | |
| JPS5814568A (ja) | 薄膜トランジスタマトリツクスアレイの製造方法 | |
| JPS59125656A (ja) | 光導電素子アレイの製造方法 | |
| TWI283547B (en) | Method for patterning films, methods for fabricating active organic electroluminescence display and for fabricating thin film transistor array substrate | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPS6151968A (ja) | 半導体装置の製造方法 | |
| KR100309921B1 (ko) | 액정표시장치및그제조방법 | |
| TWI222226B (en) | Manufacturing method of thin-film transistor | |
| JPH01158770A (ja) | カラーイメージセンサの製造方法 | |
| JPH0370184A (ja) | 光起電力装置の製造方法 | |
| CN121968704A (zh) | 阵列基板的制备方法、阵列基板及电子设备 | |
| JPS62120074A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61278173A (ja) | 半導体装置の製造方法 | |
| JPH0262052A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0551892B2 (ja) | ||
| JPH03257876A (ja) | 光電変換素子の製造方法 | |
| JPS62136854A (ja) | 多層配線の形成方法 |