JPS6211918A - メモリバツクアツプバツテリ−チエツク方式 - Google Patents
メモリバツクアツプバツテリ−チエツク方式Info
- Publication number
- JPS6211918A JPS6211918A JP60151540A JP15154085A JPS6211918A JP S6211918 A JPS6211918 A JP S6211918A JP 60151540 A JP60151540 A JP 60151540A JP 15154085 A JP15154085 A JP 15154085A JP S6211918 A JPS6211918 A JP S6211918A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- check
- battery
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
メモリのバックアップバッテリーが枯渇しているか否か
をチェックの為前記メモリ上に或る一定アドレス以上離
れて複数個のチェックデータを配置する。
をチェックの為前記メモリ上に或る一定アドレス以上離
れて複数個のチェックデータを配置する。
本発明はマイクロプロセッサ及びバックアップバッテリ
ーを備えたメモリを有するシステムに係り、特に専用の
チェック装置を持つことなく且つ従来より高い信頼性を
有するメモリバックアソプバソテリーチェソク方式に関
するものである。
ーを備えたメモリを有するシステムに係り、特に専用の
チェック装置を持つことなく且つ従来より高い信頼性を
有するメモリバックアソプバソテリーチェソク方式に関
するものである。
従来使用されているメモリパソクアンプバソテリーチェ
ック方式の内、ソフトウェアに依る方式の場合にはプロ
グラムの暴走やプログラム論理の矛盾により、チェック
データが破壊されることがあると云う欠点があり、此の
改善が強く望まれていた。
ック方式の内、ソフトウェアに依る方式の場合にはプロ
グラムの暴走やプログラム論理の矛盾により、チェック
データが破壊されることがあると云う欠点があり、此の
改善が強く望まれていた。
普通のメモリは停電になると其の記憶内容が当然消えて
しまう。停電になっても記憶内容が消えない様にする為
にはＲＯＭ等の特殊なメモリを使用する方法と専用のバ
ッテリーにより動作するメモリを使用する方法がある。
しまう。停電になっても記憶内容が消えない様にする為
にはＲＯＭ等の特殊なメモリを使用する方法と専用のバ
ッテリーにより動作するメモリを使用する方法がある。
此の専用のバッテリーにより駆動するメモリを使用する
場合には、其のバッテリーが正常に動作しているか否か
、即ちバッテリーが枯渇しているか否かをチェックしな
がら使用する必要がある。
場合には、其のバッテリーが正常に動作しているか否か
、即ちバッテリーが枯渇しているか否かをチェックしな
がら使用する必要がある。
此のメモリバックアップバッテリーチェック方式として
は、専用のチェック装置を持ちチェック信号をハードウ
ェアメモリ上に通知する方式とメモリの特定番地に予め
書き込まれた固定値をプログラムによりチェックする方
式とがある。
は、専用のチェック装置を持ちチェック信号をハードウ
ェアメモリ上に通知する方式とメモリの特定番地に予め
書き込まれた固定値をプログラムによりチェックする方
式とがある。
然しなから専用のチェック装置を持つ方式は価格が高く
なり、システムのスペースが増大すると云う欠点がある
。
なり、システムのスペースが増大すると云う欠点がある
。
又プログラムを使用する方式はプログラムの暴走やプロ
グラム論理の矛盾により上記番地の固定値を破壊した場
合にバッテリーの枯渇と誤認すると云う欠点があった。
グラム論理の矛盾により上記番地の固定値を破壊した場
合にバッテリーの枯渇と誤認すると云う欠点があった。
本発明の目的はメモリバックアップバッテリーチェック
の為の何等の専用装置を使用することなく、且つプログ
ラムの暴走やプログラム論理の矛盾によるチェックデー
タ破壊に強いチェック方式を提供することである。
の為の何等の専用装置を使用することなく、且つプログ
ラムの暴走やプログラム論理の矛盾によるチェックデー
タ破壊に強いチェック方式を提供することである。
〔問題点を解決するための手段〕
上記問題点はマイクロプロセッサ２及びバックアップバ
ッテリ−５を備えたメモリ３を有するシステムに於いて
、前記メモリ３上に或る一定アドレスＣ以上離れて複数
個のチェックデータＸ、Ｙ等を配置して前記バックアッ
プバッテリー５の良否をチェックすることにより解決さ
れる。
ッテリ−５を備えたメモリ３を有するシステムに於いて
、前記メモリ３上に或る一定アドレスＣ以上離れて複数
個のチェックデータＸ、Ｙ等を配置して前記バックアッ
プバッテリー５の良否をチェックすることにより解決さ
れる。
本発明に依るとマイクロプロセッサの具備する命令機能
を考慮し、−命令で同時に破壊することのできる番地の
連続した最大メモリエリアより大きく離れた番地にバッ
テリーチェック用のデータＸ及びＹ等を設けることによ
り、プログラムの暴走やプログラム論理の矛盾に対する
防護策を強化出来ると云う効果が生まれる。
を考慮し、−命令で同時に破壊することのできる番地の
連続した最大メモリエリアより大きく離れた番地にバッ
テリーチェック用のデータＸ及びＹ等を設けることによ
り、プログラムの暴走やプログラム論理の矛盾に対する
防護策を強化出来ると云う効果が生まれる。
第１図は本発明に依るメモリバックアップバッテリーチ
ェック方式の一実施例を示す図である。
ェック方式の一実施例を示す図である。
第２図は本発明に依るチェックデータの配置の説明図で
ある。
ある。
図中、１はマイクロプロセッサ及びバックアップバッテ
リーを備えたメモリを有するシステム、２はマイクロプ
ロセッサ、３はメモリ、４はバックアップバッテリーを
必要としないメモリ、５はメモリ３のバックアップバッ
テリー、６は主電源である。
リーを備えたメモリを有するシステム、２はマイクロプ
ロセッサ、３はメモリ、４はバックアップバッテリーを
必要としないメモリ、５はメモリ３のバックアップバッ
テリー、６は主電源である。
第１図に示すシステム１は常時外部からの主電源６から
電源を供給されて動作しているが、メモ＋Ｊ ３は停電
時でも其の記憶内容が消滅しない様にバックアップバッ
テリー５により電源を供給されている。尚メモリ４はバ
ックアップバッテリーを必要としないメモリである。
電源を供給されて動作しているが、メモ＋Ｊ ３は停電
時でも其の記憶内容が消滅しない様にバックアップバッ
テリー５により電源を供給されている。尚メモリ４はバ
ックアップバッテリーを必要としないメモリである。
主電源６が停電した場合にマイクロプロセッサ２は其の
動作を停止する。
動作を停止する。
然しメモリ３はバックアップバッテリー５により電源が
供給されているので主電源６が停電した場合でも其の記
憶内容は失われることなく保持される。
供給されているので主電源６が停電した場合でも其の記
憶内容は失われることなく保持される。
停電後或る時間経過して主電源６が復旧した場合には、
マイクロプロセッサ２は直ちに動作を再開してシステム
１用の再開処理プログラムＲが起動出来る。
マイクロプロセッサ２は直ちに動作を再開してシステム
１用の再開処理プログラムＲが起動出来る。
第２図に於いては例えばインテル８０８６マイクロプロ
セソサ等に見られるセグメント方式を使用するアドレス
／メモリ管理方式の場合のメモリ配置を示している。
セソサ等に見られるセグメント方式を使用するアドレス
／メモリ管理方式の場合のメモリ配置を示している。
即ち、例えばインテル８０８６マイクロプロセツサを例
に取ると一つのデータ転送命令の指定するメモリの１セ
グメントは、セグメントＡに示す様に最少１６バイト〜
最大６５５３６バイトで構成され、此のセグメント単位
により、データ転送命令が行われる。
に取ると一つのデータ転送命令の指定するメモリの１セ
グメントは、セグメントＡに示す様に最少１６バイト〜
最大６５５３６バイトで構成され、此のセグメント単位
により、データ転送命令が行われる。
従ってメモリバックアップバッテリーチェックメモリＸ
用としてアドレスａ 〔メモリ内容ＡＡ）を用いた場合
、第２のチェックメモリＹのアドレスｂ〔メモリ内容Ｓ
Ｓ〕は、第１のチェックメモリＸのアドレスから６５５
３７バイト以上離れた箇所にアドレスを設置する。
用としてアドレスａ 〔メモリ内容ＡＡ）を用いた場合
、第２のチェックメモリＹのアドレスｂ〔メモリ内容Ｓ
Ｓ〕は、第１のチェックメモリＸのアドレスから６５５
３７バイト以上離れた箇所にアドレスを設置する。
即ち、ｂ−ａ ＞６５５３７ ハイド−Ｃハイド此の様
にチェックデータＸのアドレスａとチェックデータＹの
アドレスｂがＣバイト以上離れていれば、チェックデー
タＸとチェックデータＹが一命令で同時に破壊されるこ
とばない。
にチェックデータＸのアドレスａとチェックデータＹの
アドレスｂがＣバイト以上離れていれば、チェックデー
タＸとチェックデータＹが一命令で同時に破壊されるこ
とばない。
停電が復旧して主電源６が動作した場合にはマイクロプ
ロセッサ２は直ちに動作を再開し、システム１用の再開
処理プログラムＲを起動する。
ロセッサ２は直ちに動作を再開し、システム１用の再開
処理プログラムＲを起動する。
再開処理プログラムＲはバッテリーを必要としないメモ
リ４に格納されており、メモリ４には普通読み出し専用
メモリＲＯＭ等を使用する。
リ４に格納されており、メモリ４には普通読み出し専用
メモリＲＯＭ等を使用する。
マイクロプロセッサ２はメモリ４から再開処理プログラ
ムＲを読み出して再開処理プログラムＲを起動する。
ムＲを読み出して再開処理プログラムＲを起動する。
再開処理プログラムＲは先づ上記メモリ３のアドレスａ
のチェックデータＸ１及びアドレスｂのチェックデータ
Ｙの内容をチェックし、若しヂエックデータＸ及びチェ
ックデータＹの内容が共に破壊されていた場合にはバッ
クアップバッテリー５が枯渇していると判定し、メモリ
３内の全データの初期化を行う。
のチェックデータＸ１及びアドレスｂのチェックデータ
Ｙの内容をチェックし、若しヂエックデータＸ及びチェ
ックデータＹの内容が共に破壊されていた場合にはバッ
クアップバッテリー５が枯渇していると判定し、メモリ
３内の全データの初期化を行う。
其れ以外の場合にはバックアップバッテリ−５は正常で
あると見做し、メモリ３内の必要最少限のエリアに就い
てのみ初期化を行う。
あると見做し、メモリ３内の必要最少限のエリアに就い
てのみ初期化を行う。
次にシステム１が運転中にプログラム論理矛盾が起こり
、此の為アドレスａの内容を破壊したが、システム運用
には支障がなかったとする。
、此の為アドレスａの内容を破壊したが、システム運用
には支障がなかったとする。
此の状態でシステム１の主電源６の切断／投入を行った
としてもバックアップバッテリー５が正常である限りメ
モリ３のアドレスｂの内容は保持されているので、バン
クアップバッテリー５の枯渇とは見做されず、メモリ３
内の必要最少限のエリアに就いてのみ初期化され、其の
他のデータは其の侭保持することが出来、従ってシステ
ム再開処理の信頼性は高くなる。
としてもバックアップバッテリー５が正常である限りメ
モリ３のアドレスｂの内容は保持されているので、バン
クアップバッテリー５の枯渇とは見做されず、メモリ３
内の必要最少限のエリアに就いてのみ初期化され、其の
他のデータは其の侭保持することが出来、従ってシステ
ム再開処理の信頼性は高くなる。
尚運用開始前にパンクアップバソテリーチェソクメモリ
Ｘ及びＹの内容は再設定しておく必要がある。
Ｘ及びＹの内容は再設定しておく必要がある。
又第１図及び第２図は例えばインテル８０８６マイクロ
プロセソサ等に見られるセグメント方式を使用するアド
レス／メモリ管理方式の場合を例に取ってチェックデー
タをＣバイト以上離す方法に就いて説明したが、あくま
でも本発明の一実施例に過ぎず、別種のマイクロプロセ
ッサによるアドレス／メモリ管理方式の場合にも本発明
の効果は変わらない。
プロセソサ等に見られるセグメント方式を使用するアド
レス／メモリ管理方式の場合を例に取ってチェックデー
タをＣバイト以上離す方法に就いて説明したが、あくま
でも本発明の一実施例に過ぎず、別種のマイクロプロセ
ッサによるアドレス／メモリ管理方式の場合にも本発明
の効果は変わらない。
以上詳細に説明した様に本発明によれば、プログラムの
暴走やプログラム論理の矛盾に依るメモリ破壊時のメモ
リハックアップバッテリーの枯渇チェックの誤認防護が
強化される為システムの信頼性が高められると云う大き
い効果がある。
暴走やプログラム論理の矛盾に依るメモリ破壊時のメモ
リハックアップバッテリーの枯渇チェックの誤認防護が
強化される為システムの信頼性が高められると云う大き
い効果がある。
第１図は本発明に依るメモリバックアップバッテリーチ
ェック方式の一実施例を示す図である。 第２図は本発明に依るチェックデータの配置の説明図で
ある。 図中、１はマイクロプロセッサ及びバックアップバッテ
リーを備えたメモリを有するシステム、２はマイクロプ
ロセッサ、３はメモリ、４ばバックアンプバッテリーを
必要としないメモリ、５はメモリ３のバックアップバッ
テリー、６は主電源である。
ェック方式の一実施例を示す図である。 第２図は本発明に依るチェックデータの配置の説明図で
ある。 図中、１はマイクロプロセッサ及びバックアップバッテ
リーを備えたメモリを有するシステム、２はマイクロプ
ロセッサ、３はメモリ、４ばバックアンプバッテリーを
必要としないメモリ、５はメモリ３のバックアップバッ
テリー、６は主電源である。
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサ（２）及びバックアップバッテリー
（５）を備えたメモリ（３）を有するシステムに於いて
、 前記メモリ（３）上に或る一定アドレス（Ｃ）以上離れ
て複数個のチェックデータを配置して前記バックアップ
バッテリー（５）の良否をチェックすることを特徴とす
るメモリバックアップバッテリーチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151540A JPS6211918A (ja) | 1985-07-10 | 1985-07-10 | メモリバツクアツプバツテリ−チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151540A JPS6211918A (ja) | 1985-07-10 | 1985-07-10 | メモリバツクアツプバツテリ−チエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211918A true JPS6211918A (ja) | 1987-01-20 |
Family
ID=15520744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60151540A Pending JPS6211918A (ja) | 1985-07-10 | 1985-07-10 | メモリバツクアツプバツテリ−チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192838U (ja) * | 1987-05-27 | 1988-12-12 |
-
1985
- 1985-07-10 JP JP60151540A patent/JPS6211918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192838U (ja) * | 1987-05-27 | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107491373A (zh) | 一种任务栈溢出监测方法及系统 | |
| JPS6211918A (ja) | メモリバツクアツプバツテリ−チエツク方式 | |
| JPH027180A (ja) | 命令一斉発火方式 | |
| JPS58175198A (ja) | デ−タ処理装置 | |
| JPH0319026A (ja) | 有償ソフトウェアチェック方式 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JPH02165344A (ja) | ホットスタンバイ方式 | |
| JPS6014345A (ja) | プログラムの暴走保護方式 | |
| JPS6188359A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS59154698A (ja) | 制御記憶の保護方式 | |
| JPS6235953A (ja) | メモリ破壊防止方式 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS6252650A (ja) | メモリのチエツク方法 | |
| JPS6215635A (ja) | システム制御装置 | |
| JPS6226738B2 (ja) | ||
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JPS6121539A (ja) | デ−タフアイルの世代管理方式 | |
| JPS63178355A (ja) | 制御プログラムフアイル破壊救済方式 | |
| JPS63165951A (ja) | 共通メモリ保護方式 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 | |
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPS63310040A (ja) | デ−タ採取方式 |