JPS6211938A - 条件コ−ドの設定装置 - Google Patents
条件コ−ドの設定装置Info
- Publication number
- JPS6211938A JPS6211938A JP61161840A JP16184086A JPS6211938A JP S6211938 A JPS6211938 A JP S6211938A JP 61161840 A JP61161840 A JP 61161840A JP 16184086 A JP16184086 A JP 16184086A JP S6211938 A JPS6211938 A JP S6211938A
- Authority
- JP
- Japan
- Prior art keywords
- condition code
- condition
- microinstruction
- setting device
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム方式の計算機における条
件コード設定方式に係り、特にマイクロプログラムステ
ップ数を削減し、かつ、少ないハードウェア量で実現で
きる条件コード□生成論理の制御方式に関する。
件コード設定方式に係り、特にマイクロプログラムステ
ップ数を削減し、かつ、少ないハードウェア量で実現で
きる条件コード□生成論理の制御方式に関する。
Ｉ ＢＭ３７０等マイクロプログラム方式計算機におい
て１条件コードを設定する方法としては、従来、以下の
２つの方法を組合せて用いていた。
て１条件コードを設定する方法としては、従来、以下の
２つの方法を組合せて用いていた。
先ず第１の方法として、マイクロ命令によって演算フラ
グのテストを行い、その結果に対応した数値を条件コー
ドとして書込む方法である。この場合、条件コード生成
論理回路が不要でありハードウェア量が少なくて済むが
、マイクロプログラムのステップ数が膨大になり処理速
度が低下する欠点があった。第２の方法として、演算フ
ラグから条件コードへの変換論理をハードウェアで構成
し。
グのテストを行い、その結果に対応した数値を条件コー
ドとして書込む方法である。この場合、条件コード生成
論理回路が不要でありハードウェア量が少なくて済むが
、マイクロプログラムのステップ数が膨大になり処理速
度が低下する欠点があった。第２の方法として、演算フ
ラグから条件コードへの変換論理をハードウェアで構成
し。
条件コード設定の形式を示すパラメータを機械命令レジ
スタから得ている方式がある。この時パラメータを生成
する論理としては、機械側命令コードをアドレスとする
メモリを用いることもある。
スタから得ている方式がある。この時パラメータを生成
する論理としては、機械側命令コードをアドレスとする
メモリを用いることもある。
そのため、機械語に強く依存した構成となり、かつ、ハ
ードウェア量が多くなる欠点があった。実際の計算機に
おける上記２方法の比率は、高速・高価格なものではハ
ードウェアが多く、低速・低価格なものではソフトウェ
アが多くなっている。
ードウェア量が多くなる欠点があった。実際の計算機に
おける上記２方法の比率は、高速・高価格なものではハ
ードウェアが多く、低速・低価格なものではソフトウェ
アが多くなっている。
本発明の目的は、上記した従来技術の欠点をなくし、マ
イクロ命令に条件コード設定形式のパラメータのフィー
ルドを設けることによって、ハードウェア量を増加させ
ずに条件コード設定の処理速度を向上させる条件コード
制御方式を提供することにある。
イクロ命令に条件コード設定形式のパラメータのフィー
ルドを設けることによって、ハードウェア量を増加させ
ずに条件コード設定の処理速度を向上させる条件コード
制御方式を提供することにある。
小型計算機用汎用ＣＰＵ−ＬＳＩチップを構成する場合
、機械語の種類による条件コード設定形式の変化を柔軟
にマイクロプログラムによって吸収する方法が有効であ
る。本発明の目的は、条件コード設定におけるマイクロ
プログラム方式の柔軟さと、ハードウェア方式の高速性
とを兼ね備えた条件コード制御方式を提供することにあ
る。
、機械語の種類による条件コード設定形式の変化を柔軟
にマイクロプログラムによって吸収する方法が有効であ
る。本発明の目的は、条件コード設定におけるマイクロ
プログラム方式の柔軟さと、ハードウェア方式の高速性
とを兼ね備えた条件コード制御方式を提供することにあ
る。
〔問題点を解するための手段とその作用〕条件コードの
設定方式を高速化するためには、演算フラグから条件コ
ードを生成する論理回路を構成して、ハードウェアで実
現することが有効である。ここで注意すべきことは、生
成論理回路を制御する条件コード設定形式の指定を機械
語を用いて行うと、汎用性に問題があり、また、ハード
ウェア量も多くなることである。
設定方式を高速化するためには、演算フラグから条件コ
ードを生成する論理回路を構成して、ハードウェアで実
現することが有効である。ここで注意すべきことは、生
成論理回路を制御する条件コード設定形式の指定を機械
語を用いて行うと、汎用性に問題があり、また、ハード
ウェア量も多くなることである。
これに対して本発明においては、マイクロ命令として条
件コード生成形式の指定と条件コードレジスタにセット
するタイミングの指定を含め、各機械語命令を処理する
マイクロプログラムルーチンの最後に、このマイクロ命
令を実行することにより、条件コードをセットできるこ
とを特徴としている。
件コード生成形式の指定と条件コードレジスタにセット
するタイミングの指定を含め、各機械語命令を処理する
マイクロプログラムルーチンの最後に、このマイクロ命
令を実行することにより、条件コードをセットできるこ
とを特徴としている。
この方式により、条件コード設定形式の指定を行う論理
回路が不要になり、ハードウェア量を少なくできた。ま
た、このとき、処理速度が低下していないことも特徴で
ある。
回路が不要になり、ハードウェア量を少なくできた。ま
た、このとき、処理速度が低下していないことも特徴で
ある。
以下、本発明の一実施例を図を用いて説明する。
条件コード設定回路は第１図に示すように、マイクロ命
令の実行結果を表示する演算フラグ１と、条件コードレ
ジスタ２と、条件コードを生成する論理回ｊ！８３が必
要である。条件コードレジスタ２はマイクロ命令によっ
て読み書き可能になっている。また、演算フラグ１はマ
イクロ命令でテスト可能になっている。
令の実行結果を表示する演算フラグ１と、条件コードレ
ジスタ２と、条件コードを生成する論理回ｊ！８３が必
要である。条件コードレジスタ２はマイクロ命令によっ
て読み書き可能になっている。また、演算フラグ１はマ
イクロ命令でテスト可能になっている。
動作としては、機械語命令処理マイクロプログラムルー
チンにおいて、演算フラグ１に演算結果の状態がセット
される。例えば、結果が負である。
チンにおいて、演算フラグ１に演算結果の状態がセット
される。例えば、結果が負である。
零である９桁上げが発生した、または、あふ九が起った
等が表示される。条件コードは、各々の機械語命令に示
される設定の形式に従って演算フラグ１を反映して決定
される。
等が表示される。条件コードは、各々の機械語命令に示
される設定の形式に従って演算フラグ１を反映して決定
される。
マイクロプログラムだけで条件コードを設定する場合、
演算フラグ１をテストマトリクス７により判定し条件ブ
ランチ機能を利用して、所定の値が条件コードとして書
込まれる。ここで、ハードウェアにより演算フラグ１か
ら条件コードを生成する機能を付加すると、条件コード
生成コンバー−４＝ り３とその機械語命令における条件コード設定形式を選
択する論理回路５が必要になる。
演算フラグ１をテストマトリクス７により判定し条件ブ
ランチ機能を利用して、所定の値が条件コードとして書
込まれる。ここで、ハードウェアにより演算フラグ１か
ら条件コードを生成する機能を付加すると、条件コード
生成コンバー−４＝ り３とその機械語命令における条件コード設定形式を選
択する論理回路５が必要になる。
表にＩ ＢＭ３７０アーキテクチヤにおける条件コード
の設定形式を示す。
の設定形式を示す。
形式ＩＺＮＺＮ−
＃：、３ Ｚ Ｚ −−ここで、Ｚ、Ｎ
、Ｖ、Ｃはそれぞれ演算結果が零、負、あふれ９桁上が
りを示す演算フラグである。形式１〜４において、上の
論理が成立した場合、所定の値（”００”〜”１１”’
）が条件コードとしてセットされる。
、Ｖ、Ｃはそれぞれ演算結果が零、負、あふれ９桁上が
りを示す演算フラグである。形式１〜４において、上の
論理が成立した場合、所定の値（”００”〜”１１”’
）が条件コードとしてセットされる。
従来では、条件コード設定形式を決定するために、機械
語命令レジスタ４中のオペレーションコードをアドレス
とするＲＯＭを用いたり、ランダムな論理回路を用いて
いた。
語命令レジスタ４中のオペレーションコードをアドレス
とするＲＯＭを用いたり、ランダムな論理回路を用いて
いた。
しかし、本発明では第１図の点線部分９のようにマイク
ロ命令コード６中に条件コード設定形式を指定するフィ
ールドを設けることによって、機械語４をデコードする
論理回路５を取り除くことができる。
ロ命令コード６中に条件コード設定形式を指定するフィ
ールドを設けることによって、機械語４をデコードする
論理回路５を取り除くことができる。
マイクロ命令６中には、次に実行すべきマイクロ命令の
アドレスの出所を指定するブランチタイプフィールド６
１がある。命令処理ルーチンの終了を示して、スタテイ
サイズルーチン（命令処理の初期化共通ルーチン）へブ
ランチすることを示すブランチタイプとして、Ｅ Ｉ
（Ｅｎｄ ｏｆ １ｎｓｔ −ｒｕｃｔｉｏｎ ）があ
る。条件コードは、通常、命令処理マイクロプログラム
ルーチンの最後に演算の結果を反映して書込まれる。そ
こで、ＥＩと条件コードのセットを同時に示すブランチ
タイプとしてＥ Ｉ ＣＣ（Ｅｎｄ ｏｆ １
ｎｓｔｒｕｃｔｉｏｎ ａｎｄ ｃｏｎｄｉｔｉｏ
ｎｃｏｄｅ ５ｅｔ）を設けた。つまり、ブランチタイ
プフィールド６１がデコーダ１１によってデコードされ
た時、ＥＩＣＣならば、条件コードレジスタのラッチタ
イミング信号１０が出力され条件コードがセットされる
。また、ＥＩの場合、スタテイサイズルーチンの先頭ア
ドレスはハードウェアにより決定され、マイクロ命令コ
ード中のブランチアドレスフィールド６２が空いている
ので、この部分に条件コード設定形式を示すパラメータ
を埋め込むことによって、マイクロ命令コードの語長を
増やさずに条件コードの設定を制御できる。
アドレスの出所を指定するブランチタイプフィールド６
１がある。命令処理ルーチンの終了を示して、スタテイ
サイズルーチン（命令処理の初期化共通ルーチン）へブ
ランチすることを示すブランチタイプとして、Ｅ Ｉ
（Ｅｎｄ ｏｆ １ｎｓｔ −ｒｕｃｔｉｏｎ ）があ
る。条件コードは、通常、命令処理マイクロプログラム
ルーチンの最後に演算の結果を反映して書込まれる。そ
こで、ＥＩと条件コードのセットを同時に示すブランチ
タイプとしてＥ Ｉ ＣＣ（Ｅｎｄ ｏｆ １
ｎｓｔｒｕｃｔｉｏｎ ａｎｄ ｃｏｎｄｉｔｉｏ
ｎｃｏｄｅ ５ｅｔ）を設けた。つまり、ブランチタイ
プフィールド６１がデコーダ１１によってデコードされ
た時、ＥＩＣＣならば、条件コードレジスタのラッチタ
イミング信号１０が出力され条件コードがセットされる
。また、ＥＩの場合、スタテイサイズルーチンの先頭ア
ドレスはハードウェアにより決定され、マイクロ命令コ
ード中のブランチアドレスフィールド６２が空いている
ので、この部分に条件コード設定形式を示すパラメータ
を埋め込むことによって、マイクロ命令コードの語長を
増やさずに条件コードの設定を制御できる。
第２図に、Ｉ ＢＭ３７０アーキテクチヤにおける条件
コード生成コンバータの論理図を示す。
コード生成コンバータの論理図を示す。
演算フラグ１は左からそれぞれ、Ｚ、Ｎ、Ｃ。
■を示し、条件コード設定パラメータ６２は、条件コー
ド設定の形式１〜４が選択されると、それぞれ対応する
ビットのみに１′１”がセットされ、その他のビットは
′０″である。設定パラメータ６２中に示す数字１〜４
は、上記の表中で用いた設定の形式１〜４に対応してい
る。２ビツトの条件コードレジスタ２への入力は、左側
が上位、右側が下位のビットを表わしている。
ド設定の形式１〜４が選択されると、それぞれ対応する
ビットのみに１′１”がセットされ、その他のビットは
′０″である。設定パラメータ６２中に示す数字１〜４
は、上記の表中で用いた設定の形式１〜４に対応してい
る。２ビツトの条件コードレジスタ２への入力は、左側
が上位、右側が下位のビットを表わしている。
条件コード生成コンバータ３中の論理回路は、上記の設
定形式を示す表に従って演算フラグ１と設定パラメータ
６２より、条件コードの値を生成する回路である。
定形式を示す表に従って演算フラグ１と設定パラメータ
６２より、条件コードの値を生成する回路である。
また、レジスタのセットタイミング信号１０は、デコー
ダ１１により、ブランチタイプフィールド６１をデコー
ドして、ＥＩＣＣのときに出力される。
ダ１１により、ブランチタイプフィールド６１をデコー
ドして、ＥＩＣＣのときに出力される。
本実施例によれば、マイクロ命令コード中の空きフィー
ルドの有効利用、及び、機械語命令の条件コード設定形
式をデコードする回路５を削除しハードウェア量の減少
に効果がある。また、他のアーキテクチャに適用する場
合には、条件コード生成コンバータ３と条件コードレジ
スタ２を局所的に変更するだけで良く、従来の方法に比
べ汎用性に優れている。
ルドの有効利用、及び、機械語命令の条件コード設定形
式をデコードする回路５を削除しハードウェア量の減少
に効果がある。また、他のアーキテクチャに適用する場
合には、条件コード生成コンバータ３と条件コードレジ
スタ２を局所的に変更するだけで良く、従来の方法に比
べ汎用性に優れている。
本発明によれば、機械命令の条件コード設定形式による
分類は、マイクロプログラムルーチンで行っているので
特別な論理回路は不要である。そのため、機械語個有の
条件コードを少ないハードウェアで生成できるので、他
の機械語に対しても局所的な変更だけで対応できる効果
がある。
分類は、マイクロプログラムルーチンで行っているので
特別な論理回路は不要である。そのため、機械語個有の
条件コードを少ないハードウェアで生成できるので、他
の機械語に対しても局所的な変更だけで対応できる効果
がある。
また、演算フラグの内容を直接条件コードへ変換できる
ので処理速度の向上に効果がある。
ので処理速度の向上に効果がある。
第１図は本発明の一実施例を示すブロック図。
第２図は条件コード生成コンバータを示す論理図である
。 ｌ・・・演算フラグ、２・・・条件コードレジスタ。 ３・・・条件コード生成コンバータ、４・・・機械語命
令レジスタ、５・・・条件コード設定形式決定論理ブロ
ック、６・・・マイクロ命令レジスタ、６１・・・ブラ
ンチタイプフィールド、６２・・・ブランチアドレスフ
ィールド（条件コード設定形式パラメータ）、７・・・
テストマトリクス、８・・・条件コード書込みパス、９
・・・設定形式パラメータ、１０・・・条件コードレジ
スタラッチ指示信号、１１・・・ブランチタイプデコー
ダ。 第 １ 口 看 ２ 口 ｒ ｉ“□ 「 □ １〜３ ■ 一一−−−−−−−」
。 ｌ・・・演算フラグ、２・・・条件コードレジスタ。 ３・・・条件コード生成コンバータ、４・・・機械語命
令レジスタ、５・・・条件コード設定形式決定論理ブロ
ック、６・・・マイクロ命令レジスタ、６１・・・ブラ
ンチタイプフィールド、６２・・・ブランチアドレスフ
ィールド（条件コード設定形式パラメータ）、７・・・
テストマトリクス、８・・・条件コード書込みパス、９
・・・設定形式パラメータ、１０・・・条件コードレジ
スタラッチ指示信号、１１・・・ブランチタイプデコー
ダ。 第 １ 口 看 ２ 口 ｒ ｉ“□ 「 □ １〜３ ■ 一一−−−−−−−」
Claims (1)
- 【特許請求の範囲】 １、マイクロプログラムの実行結果を示す演算フラグと
、機械側プログラムの実行結果を示す条件コードと、こ
れを生成する論理回路より成る条件コード制御装置にお
いて、マイクロ命令中のフィールドに埋め込まれたパラ
メータによって、演算フラグから条件コードへの複数の
変換論理を選択できる条件コード生成コンバータを設け
たことを特徴とする条件コードの設定装置。 ２、上記条件コード生成コンバータに加え、条件レジス
タへ取込むタイミングを、マイクロ命令中のブランチタ
イプによって指定するマイクロ命令手段を設けたことを
特徴とする第１項の条件コードの設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161840A JPS6211938A (ja) | 1986-07-11 | 1986-07-11 | 条件コ−ドの設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161840A JPS6211938A (ja) | 1986-07-11 | 1986-07-11 | 条件コ−ドの設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211938A true JPS6211938A (ja) | 1987-01-20 |
Family
ID=15742934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161840A Pending JPS6211938A (ja) | 1986-07-11 | 1986-07-11 | 条件コ−ドの設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211938A (ja) |
-
1986
- 1986-07-11 JP JP61161840A patent/JPS6211938A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2109333C1 (ru) | Цифровой компьютер с возможностью параллельного выполнения двух и более команд | |
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US4056847A (en) | Priority vector interrupt system | |
| JPH0248931B2 (ja) | ||
| JPS6124729B2 (ja) | ||
| US4754424A (en) | Information processing unit having data generating means for generating immediate data | |
| KR100314484B1 (ko) | 정보 처리기 | |
| JPS6211938A (ja) | 条件コ−ドの設定装置 | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| KR940009377B1 (ko) | 정보처리 장치 | |
| JPH02235289A (ja) | 自己刻時レジスターファイル | |
| JPH03271829A (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| JPS6230455B2 (ja) | ||
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| US5768554A (en) | Central processing unit | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH11143710A (ja) | 処理対象値入力装置及びプログラム変換装置 | |
| JP2667810B2 (ja) | ベクトル処理装置 | |
| JP3123545B2 (ja) | データ処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS628231A (ja) | 論理型デ−タ処理装置 | |
| JPH02242335A (ja) | 電子計算機 |